微机电系统及其制造方法与流程

本发明的实施例涉及微机电系统及其制造方法。

背景技术：

最近已经开发了微机电系统(mems)器件。mems器件包括使用半导体技术制造以形成机械部件和电气部件的器件。mems器件被实现在压力传感器、麦克风、致动器、镜相器、加热器和/或打印机喷嘴中。尽管用于形成mems器件的现有器件和方法通常已经足以满足其预期目的，但是它们不是在所有方面都完全令人满意。

技术实现要素：

根据本发明的一个方面，提供了一种微机电系统，包括：电路衬底；第一微机电系统结构，设置在电路衬底上方；以及第二微机电系统结构，设置在第一微机电系统结构上方。

根据本发明的另一个方面，提供了一种微机电系统，包括：电路衬底；第一微机电系统结构，设置在电路衬底上方；第一绝缘层，设置在电路衬底与第一微机电系统结构之间；第二微机电系统结构，设置在第一微机电系统结构上方；第二绝缘层，设置在第一微机电系统结构和第二微机电系统结构之间；以及覆盖物，设置在第二微机电系统结构上方，其中：第一微机电系统结构包括用于检测在第一方向上的移动的电容传感器，以及第一微机电系统结构和第二微机电系统结构配置为检测在垂直于第一方向的第二方向上的移动。

根据本发明的又一个方面，提供了一种制造微机电系统的方法，包括：在设置在第一衬底上的第一介电层上形成用于第一微机电系统结构的第一微机电系统图案；经由第二介电层将第一微机电系统图案附接至电路衬底；在第一衬底中形成用于第二微机电系统结构的第二微机电系统图案；以及使用化学干蚀刻通过去除第一介电层的部分和第二介电层的部分来释放第一微机电系统图案和第二微机电系统图案。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1a示出了根据本公开实施例的双mems器件的示意性截面图。图1b示出了根据本公开的实施例的第一mems结构的平面图，并且图1c示出了第二mems结构的平面图。

图2示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图3示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图4a示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。图4b示出了根据本公开的另一实施例的用于双mems器件的制造操作的各个阶段之一的示意性截面图。

图5a、图5b和图5c示出了根据本公开实施例的双mems器件的制造操作的各个阶段的示意性截面图。

图6示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图7示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图8示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图9示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图10示出了根据本公开的实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图11示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图12示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图13示出了根据本公开实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图14示出了根据本公开的另一实施例的双mems器件的制造操作的各个阶段之一的示意性截面图。

图15示出根据本公开的另一实施例的双mems器件的制造操作的各个阶段中之一的示意性截面图。

图16a、图16b和图16c示出根据本公开实施例的止动器图案的平面图。

图16d、图16e和图16f示出了根据本公开实施例的止动器图案的截面图。

图17示出了根据本公开实施例的信号处理电路的电路图。

图18示出说明本实施例的效果的示意性截面图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚起见，可以以不同比例任意绘制各种部件。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。器件可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。另外，术语“由...制成”可以表示“包含”或“由...组成”。在本公开中，a、b和c中的至少一个表示“a”、“b”、“c”、“a和b”、“a和c”、“b和c”或“a、b和c”，除非另有说明，否则并不表示a、b和c中的一个。

当前的mems器件通常仅包括一个mems结构(层)以形成质量块结构、支撑弹簧和传感器电极，并且mems结构设置在衬底上方。单个mems器件包括由x和y感测电极以及由设置在衬底上的mems结构和底部电极形成的电容器。然而，在单个mems器件中，由于不需要的电极间隙导致的由电容移位引起的偏移容易改变。这是因为mems结构和底部电极都直接连接到衬底，因此当mems器件经受封装工艺和周围环境的机械或热负荷时，它们会一起变形或移动。

另外，在单个mems结构中，通过利用等离子体干刻蚀对设置在衬底上方具有间隙的硅层进行图案化来形成mems图案。等离子体进入间隙并且在mems图案的底面上造成损坏。此外，当衬底包括cmos电路时，等离子体也对cmos电路造成损坏。此外，当采用湿蚀刻操作来去除用于释放mems图案的介电层时，由于湿蚀刻剂的表面张力，较重和较大的图案(诸如质量块结构)可能粘附至衬底。

本公开的实施例在单个mems器件中解决了前述问题。

图1a示出了根据本公开实施例的双mems器件的示意性截面图。图1b示出根据本公开的实施例的了第一mems结构的平面图，图1c示出了第二mems结构的平面图。

如图1a所示，双mems器件包括衬底100、设置在衬底上方的第一mems结构200、设置在第一mems结构上方的第二mems结构300以及设置在第二mems结构300上方的覆盖层400。第一电介质层设置在衬底100和第一mems结构200之间以连接它们，并且第二介电层25设置在第一mems结构200和第二mems结构300之间以连接它们。

在一些实施例中，第一和/或第二介电层15、25由氧化硅制成。在一些实施例中，诸如氮氧化硅、氮化硅或氧化铝的其他电介质材料用作第一和/或第二电介质层。

在一些实施例中，衬底100包括由cmos电路形成的电子电路110，诸如信号处理电路和/或放大器电路。在一些实施例中，电子电路110从第一和/或第二mems结构200、300接收信号并处理信号。

如图1b所示，在一些实施例中，第一mems结构200由图1a所示的第一衬底20形成，并且包括一个或多个第一锚固结构210(锚固件)和第一质量块结构(质量块)230。在一些实施例中，第一衬底20是掺杂的硅晶体衬底。在一些实施例中，框架结构290围绕第一质量块结构230。

在一些实施例中，第一质量块结构230由分别连接到锚固结构210的四个弹簧支撑结构240支撑。在一些实施例中，连接到弹簧支撑结构240的四个第一锚固结构210彼此分离。

在一些实施例中，第一质量块结构230具有框架形状。在其他实施例中，第一质量块结构230包括两个或更多个分开的结构。在一些实施例中，每个分开的质量块结构具有矩形形状。在一些实施例中，第一质量块结构230通过第一锚固结构210和形成在锚固结构210中的第一通孔电极50电连接到衬底100的电子电路110。

在一些实施例中，弹簧支撑结构240具有如图1b所示的脉冲波形状。在其他实施例中，弹簧支撑结构240具有一个或多个薄矩形结构。

第一mems结构200还包括第一电容器结构220x，第一电容器结构220x包括梳状电极221x和梳状电极222x，如图1b所示。提供第一电容器结构220x，以检测质量块结构随着电容变化的沿x方向的移动(例如由加速度和/或力引起)。在一些实施例中，在相对于第一mems结构的中心的对称位置点处提供两个第一电容器结构220x。在一些实施例中，梳状电极221x从在y方向上延伸的x臂结构223x在x方向上突出作为固定电极，并且梳状电极222x从第一质量块结构230在x方向上突出作为移动电极。x臂结构223x连接到第一锚固结构210，并且第一锚固结构210通过形成在锚固结构210中的第一通孔电极50电连接到衬底100的电子电路110。质量块结构的移动改变了梳状电极221x和222x之间面对的面积，这又影响第一电容器结构220x的电容。

类似地，第一mems结构200还包括第二电容器结构220y，第二电容器结构220y包括梳状电极221y和梳状电极222y，如图1b所示。提供第二电容器结构220y，以检测质量块结构随着电容变化的沿y方向的移动。在一些实施例中，在相对于第一mems结构的中心的对称位置点处提供两个第二电容器结构220y。在一些实施例中，梳状电极221y从在x方向上延伸的y臂结构223y在y方向上突出作为固定电极，并且梳状电极222y从第一质量块结构230在y方向上突出作为移动电极。y臂结构223y连接到第一锚固结构210，并且第一锚固结构210通过形成在锚固结构210中的第一通孔电极50电连接到衬底100的电子电路110。

如图1a所示，在一些实施例中，第一质量块结构230面向电路衬底100的底面包括一个或多个止动器图案22。止动器图案22是形成在第一质量块结构230的底面中的凹槽和/或沟槽。在制造操作期间，止动器图案22配置为防止浮动的大结构(诸如质量块结构)粘附到面对浮动的大结构的衬底(例如，电路衬底100)。类似地，第二质量块结构330的面向第一mems结构200的底面包括一个或多个止动器图案。

如图1c所示，在一些实施例中，第二mems结构300由图1a所示的第二衬底30形成，并且包括一个或多个第二锚固结构310(锚)和一个或多个第二质量块结构(质量块)330。在一些实施例中，第二衬底30是掺杂的硅晶体衬底。在一些实施例中，框架结构390围绕第二质量块结构330。

在一些实施例中，第二锚固结构310通过第一通孔电极50物理连接和电连接到第一mems结构200的第一锚固结构210。第二mems结构300的第二质量块结构330通过一个或多个第二通孔电极55物理连接和电连接到第一mems结构200的第一质量块结构230。在一些实施例中，第二质量块结构330沿y方向延伸，如图1c所示。

在一些实施例中，x臂结构330x和y臂结构330y从第二锚固结构310延伸，如图1c所示。在一些实施例中，如图1c所示，梳状电极320在两个x方向(+x和-x)上从y臂结构突出。在其他实施例中，梳状电极在两个y方向上附加地或可选地从x臂结构突出。在一些实施例中，第二mems结构的梳状电极320与第一和/或第二电容器结构220x、220y的移动的梳状电极222x和/或222y重叠，以使得第二mems结构的梳状电极320和移动的第一和/或第二电容器结构220x、220y的梳状电极222x、222y构成用于检测随着电容变化的z方向移动的电容器。

在其他实施例中，梳状电极从第二质量块结构330突出。在这种情况下，第二mems结构的梳状电极和第一mems结构的固定的梳状电极221x、221y构成用于检测随着电容变化的z方向移动的电容器。

如图1a所示，在一些实施例中，第二通孔电极55穿过第二质量块结构330、第二介电层25并且穿透到第一mems结构200的第一质量块结构230中。在一些实施例中，第二通孔电极55的底部位于第一质量块结构230的中间。这里，“中间”是指从第一质量块结构230的底面起第一质量块结构230的厚度的10％到从第一质量块结构230的顶面起第一质量块结构230的厚度的10％的范围。

在一些实施例中，覆盖层400由晶体硅制成。在一些实施例中，晶体硅是掺杂的晶体硅。如图1a所示，覆盖层400包括主体40和腿部42。覆盖层400通过腿部42附接到第二mems结构300。在一些实施例中，第二mems结构300的框架390包括第一接合层35，并且覆盖层400的腿部42包括第二接合层45。在一些实施例中，第二接合层45通过共晶接合而接合到第一接合层35。在一些实施例中，第一接合层包括al或铝合金，例如alcu。在一些实施例中，铜、金、银及其合金也用于第一接合层。在一些实施例中，第二接合层45包括ge或ge合金。

在一些实施例中，覆盖层400不具有开口，因此覆盖层400以气密方式密封第一和第二mems结构200、300。在其他实施例中，覆盖层400包括一个或多个开口，以使得第一和第二mems结构的移动部分与mems器件的外部相连，以从mems器件的外部接收压力(例如，气压、声压)。

图2至图13示出了根据本公开的实施例的mems器件的制造操作的各个阶段。应当理解，可以在图2至图13所示的工艺之前、期间和之后提供附加的操作，并且对于方法的附加实施例，下面描述的一些操作可以被替换或消除。操作/工艺的顺序可以互换。

如图2所示，在一些实施例中，提供了绝缘体上硅(soi)衬底5。soi衬底5包括基础层30、绝缘体层25和顶层20。在一些实施例中，顶层20是作为第一硅层20的掺杂硅层，并且基础层30也是掺杂硅。在一些实施例中，绝缘层25是作为第二介电层25的氧化硅层(见图1a)。在其他实施例中，基础层30和顶层20中的至少一个由金刚石或锗，iv族化合物半导体(硅锗(sige)、碳化硅(sic)、碳化硅锗(sigec)、gesn、sisn、sigesn)，iii-v族化合物半导体(例如，砷化镓(gaas)、砷化铟镓(ingaas)、砷化铟(inas)、磷化铟(inp)、锑化铟(insb)、磷化砷砷化镓(gaasp)或磷化镓铟(gainp))等制成。在其他实施例中，第二介电层25包括氮化硅、sioc、siocn或sion。在一些实施例中，取决于mems器件的功能，第一硅层20的厚度在约300nm至约3000nm的范围内。在一些实施例中，第二介电层25的厚度在从约100nm到约5000nm的范围内。

接下来，如图3所示，执行包括一个或多个光刻工艺和蚀刻工艺的图案化操作，以在位于第一质量块结构的区域处的第一硅层20中形成一个或多个止动器图案22，随后形成第一mems结构200的锚固结构和/或臂结构。止动器图案22是凹槽和/或沟槽。

然后，如图4a所示，通过使用一个或多个光刻操作和蚀刻操作图案化第一硅层20，以形成用于锚固结构210、电容器结构220和质量块结构230的第一mems图案。在一些实施例中，执行一个或多个等离子体干蚀刻或湿蚀刻操作以图案化第一硅层20。蚀刻操作基本上在第二介电层25处停止。由于在制造操作的这一阶段第一mems图案的底部由第二介电层25覆盖，可以避免由于等离子体干蚀刻对第一mems图案的底部造成的损坏。

在一些实施例中，如图4b所示，在形成第一mems图案之后，在图案化的第一mems图案上方形成一个或多个附加介电层27作为第三介电层。在一些实施例中，第三介电层27包括通过化学气相沉积(cvd)、原子层沉积(ald)、物理气相沉积(pvd)或任何其他合适的膜形成方法形成的氧化硅。在其他实施例中，执行热氧化工艺以形成第三介电层。

图5a至图5c示出了根据本公开实施例的电路衬底100的制造操作的各个阶段。

电路衬底100包括诸如硅衬底的衬底10，并且包括形成在衬底10的表面区域上的电子电路。电子电路包括由cmos技术形成的一个或多个放大器、信号处理器和/或i/o电路。

如图5a所示，在电路衬底100上方形成一个或多个焊盘电极12。焊盘电极12电连接至形成在电路衬底中的电子电路的一个或多个电极。焊盘电极12由铝或铝合金制成，诸如alcu。在一些实施例中，铜、金、银及其合金也用于焊盘电极12。焊盘电极12通过cvd、pvd、电镀或任何其他膜形成方法以及多个光刻操作和蚀刻操作中的一个来形成。

进一步地，如图5b所示，在焊盘电极12和电路衬底100的上表面上方形成作为第一介电层的介电层15。在一些实施例中，第一介电层15包括通过cvd、pvd、ald或任何其他膜形成方法形成的氧化硅。在一些实施例中，第一介电层15的厚度在约100nm至约5000nm的范围内。在一些实施例中，在形成第一介电层15之后，执行诸如化学机械抛光操作的平坦化操作，以平坦化第一介电层15的表面。

然后，如图5c所示，通过使用一个或多个光刻和蚀刻操作图案化第一介电层15，以形成电路衬底100(见图1a)。图案化的第一介电层15包括电极覆盖层14，电极覆盖层14具有在焊盘电极12上方的开口和一个或多个支撑层16。在随后的附接工艺期间，支撑层16用于支撑第一mems图案的大图案。

在形成图4a和图5c所示的结构之后，图5c所示的电路衬底100与图4a所示的图案化的soi衬底5附接在一起。在一些实施例中，将图4a所示的图案化的soi衬底5翻转并放置在电路衬底100上方，如图6所示。然后，如图7所示，通过使用已知的氧化硅接合技术(氧化物熔融接合)，将图案化的soi衬底5通过第一介电层15接合到电路衬底100。在一些实施例中，如图7所示，一个或多个支撑层16在没有形成止动器图案22的区域处附接到第一质量块结构230。在一些实施例中，如图7所示，电极覆盖层14的部分附接到锚固结构210。由于通过支撑层16支撑诸如锚固结构、质量块结构和x、y臂的大图案，所以避免大图案的不期望的弯曲是可能的。尽管在图7中未示出，但是一个或多个附加的支撑层设置在第一mems图案的梳状电极和电路衬底100的表面之间。

接下来，如图8所示，第二硅层30的背侧被减薄。在一些实施例中，执行研磨工艺以减小第二硅层30的厚度。在特定实施例中，执行cmp操作作为研磨工艺。在一些实施例中，取决于mems器件的功能，减薄的第二硅层30的厚度在约200nm至约2000nm的范围内。在一些实施例中，减薄的第二硅层30的厚度等于或小于第一硅层20的厚度。

随后，光致抗蚀剂层90形成在减薄的第二硅层30上方，并通过使用一个或多个光刻操作被图案化。在一些实施例中，光刻操作包括紫外线(uv)光刻、深紫外线(duv)光刻或电子束光刻。抗蚀剂图案包括与第一通孔电极50相对应的一个或多个第一开口92和与第二通孔电极55相对应的一个或多个第二开口94。

在形成抗蚀剂图案90之后，图案化第二硅层30、第二介电层25、第一硅层和第一介电层15，以形成第一通孔孔眼51和第二通孔孔眼56，如图9所示。在一些实施例中，图案化包括一个等离子体干蚀刻操作。一个蚀刻操作是指在不从蚀刻室移除蚀刻对象的情况下执行的蚀刻操作。

在一些实施例中，用于第一通孔电极50的抗蚀剂图案90的第一开口92的尺寸(例如，直径)大于用于第二通孔电极55的抗蚀剂图案90的第二开口94的尺寸(例如，直径)。由于用于小开口的蚀刻速率小于用于大开口的蚀刻速率，所以当第二开口92下方的蚀刻达到焊盘电极12时，第一开口94下方的蚀刻停止在第一硅层20的中间处。

在一些实施例中，第一开口92的直径在约1μm至约10μm的范围内，并且第二开口94的直径在约0.1μm至约2μm的范围内。当第一开口92和/或第二开口94的形状不是环形时，直径是开口的平均对径。

在一些实施例中，第二介电层25与第二硅层30之间的界面处的第二硅层的表面处的第一通孔孔眼51的直径在约1μm至约10μm的范围内，并且第二介电层25与第二硅层30之间的界面处的第二硅层的表面处的第二通孔孔眼56的直径在约0.1μm至约2μm的范围内。在一些实施例中，第二通孔孔眼56的面积是在第二硅层的表面处或在第二介电层25和第二硅层之间的界面处的第一通孔的面积的约30％至约80％。当第一开口92和第二开口94之间的尺寸差太大时，第二通孔孔眼56将穿过第一硅层，并且当第一开口92和第二开口94之间的尺寸差太小时，第二通孔孔眼56将不会到达第一硅层20。

第二通孔孔眼56的底部位于第一硅层的中间。当第一硅层的厚度为t1时，第二通孔孔眼56的底部位于从第一硅层20的上表面测量的0.1×t1至0.9×t1的位置处。在形成第一和第二通孔孔眼之后，通过适当的抗蚀剂去除操作将光致抗蚀剂层90去除。

如上所述，在本实施例中，执行一个蚀刻操作以形成具有不同深度的通孔孔眼，因此降低制造成本是可能的。

随后，用导电材料填充第一通孔孔眼51和第二通孔孔眼56。在一些实施例中，导电材料包括w、cu、al、ni、co或其合金或者任何其他合适的导电材料中的一种或多种。在特定实施例中，使用w。可以通过cvd、包括溅射的pvd、电镀或任何其他合适的膜形成方法来形成导电层。在一些实施例中，形成导电材料以填充通孔孔眼并位于第二硅层30的表面上方，并且通过使用一个或多个光刻操作和蚀刻操作来图案化导电材料。第一通孔电极50连接到电路衬底100上的焊盘电极12。在一些实施例中，如图10所示，第一通孔电极50和第二通孔电极55包括形成在第二硅层20的表面上的横向延伸部分。

如图11所示，在形成第一和第二通孔电极50、55之后，通过使用一个或多个光刻操作和蚀刻操作来图案化第二硅层30，以形成用于锚固结构310、电容器结构320和质量块结构330的第二mems图案。在一些实施例中，执行一个或多个等离子体干蚀刻和/或湿蚀刻操作以图案化第二硅层30。蚀刻操作基本上停止在第二介电层25处。由于在制造操作的这一阶段第二mems图案的底部由第二介电层25覆盖，可以避免由于等离子体干蚀刻而对第二mems图案的底部造成的损坏。

接下来，如图12所示，通过去除第二介电层25和第一介电层15的部分来释放第二mems图案和第一mems图案。在一些实施例中，通过使用化学干蚀刻来去除第二介电层和第一介电层。在一些实施例中，当第二介电层和第一介电层由氧化硅制成时，使用hf(氟化氢)蒸气去除硅层。在一些实施例中，不执行湿蚀刻来去除第二介电层和第一介电层。

在本实施例中，由于使用化学干蚀刻，因此可以抑制由湿蚀刻剂的表面张力导致的图案粘附，并且避免对mems图案的等离子体损坏。另外，由于在大图案的底面形成有止动器图案22，因此也可以抑制大图案的图案粘附。

在一些实施例中，在释放mems图案之前或之后，在第二mems结构300的框架390上形成第一接合层35。通过cvd、包括溅射的pvd、电镀或任何其他合适的膜形成方法并且通过一个或多个光刻操作和蚀刻操作来形成第一接合层35。

然后，如图13所示，在一些实施例中，通过共晶接合将在腿部42的底面上具有第二接合层45的覆盖层400附接到第二mems结构300。

图14和图15示出了根据本公开的另一实施例的mems器件的制造操作的各个阶段。应当理解，可以在图14和图15所示的工艺之前、期间和之后提供附加的操作，并且对于方法的附加实施例，下面描述的一些操作可以被替换或消除。操作/工艺的顺序可以互换。在以下实施例中可以采用与参照图2至图13描述的前述实施例相同或相似的材料、配置、尺寸和/或工艺，并且可以省略其详细说明。

在形成图4b所示的结构之后，类似于图7，将具有第三介电层27的soi衬底5接合到电路衬底100，如图14所示。由于提供了第三介电层(例如，由氧化硅制成)，所以可以提高氧化物-熔合接合强度。

然后，执行参照图8至图12说明的操作，并且释放第一和第二mems结构，如图15所示。在第二介电层和第一介电层25、15的化学干蚀刻期间，去除第三介电层27的部分。如图15所示，第三介电层27保留在框架290和第一介电层15的底部以及第一锚固结构201和第一介电层15的底部。随后，覆盖层400附接到与图14类似的第二mems结构。

图16a至图16c示出了根据本公开的实施例的止动器图案22的平面图，并且图16d、图16e和图16f示出了止动器图案的截面图。

在一些实施例中，止动器图案22具有沿着第一质量块结构230和/或第一锚固结构的纵向方向延伸的线形图案(细长的矩形图案)。在一些实施例中，当第一质量块结构具有框架形状时，止动器图案22也具有框架形状。在一些实施例中，止动器图案22具有离散图案，如图16b和图16c所示。在一些实施例中，离散图案沿着沿第一质量块结构230和/或第一锚固结构的纵向方向延伸的线布置，如图16b所示。在其他实施例中，离散图案二维地布置，如图16c所示。

在一些实施例中，止动器图案的横截面形状为如图16d所示的矩形、如图16e所示的梯形、和/或如图16f所示的v形。

在一些实施例中，支撑层16还具有与图16a至图16c所示的止动器图案类似的图案(线和/或离散图案)。支撑层16设置在与没有形成止动器图案22的区域相对应的第一质量块结构230的区域上。

图17示出了根据本公开实施例的信号处理电路的电路图。信号处理电路包括由cmos晶体管构成的一个或多个放大器。

图18示出说明本实施例的效果的示意性截面图。如上所述，第一mems结构200和第二mems结构300的电容结构的电极机械地浮置在电路衬底100上方。如图18所示，即使电路衬底100弯曲或变形，第一mems结构200和第二mems结构300的电容结构的梳状电极之间的间隙也基本上不变。因此，可以抑制由电路衬底100的变形导致的偏移信号。

根据本公开，mems器件可以是加速度计、陀螺仪、压力传感器、麦克风、rf谐振器、rf开关或超声波换能器中的任何一种。取决于mems器件的功能，修改第一mems结构和/或第二mems结构的配置。例如，在压力传感器或麦克风的情况下，第二mems结构300的梳状电极变为一个或多个板状电极。

如上所述，本文描述的各种实施例或示例提供了优于现有技术的若干优点。将理解的是，并非在本文中必须讨论所有优点，对于所有实施例或示例不需要特定的优点，并且其他实施例或示例可以提供不同的优点。

根据本公开的一个方面，微机电系统(mems)包括电路衬底、设置在电路衬底上方的第一mems结构以及设置在第一mems结构上方的第二mems结构。在前述和以下实施例中的一个或多个中，mems还包括设置在第二mems结构上方的覆盖物。在前述和以下实施例中的一个或多个中，第一mems结构包括第一锚固件，第二mems结构包括第二锚固件，并且mems还包括穿过第一锚固件和第二锚固件并电连接到电路衬底的主通孔电极。在前述和以下实施例中的一个或多个中，第一mems结构包括第一质量块，第二mems结构包括第二质量块，并且mems还包括连接第一质量块和第二质量块的通孔。在前述和以下实施例中的一个或多个中，通孔的底部位于第一质量块的中间。在前述和以下实施例中的一个或多个中，第一mems结构包括用于检测由第一方向移动引起的电容变化的第一电容传感器以及用于检测由第二方向移动引起的电容变化的第二电容传感器。

根据本公开的另一方面，一种mems包括：电路衬底；第一微机电系统结构，设置在所述电路衬底上方；第一绝缘层，设置在所述电路衬底与所述第一微机电系统结构之间；第二微机电系统结构，设置在所述第一微机电系统结构上方；第二绝缘层，设置在所述第一微机电系统结构和所述第二微机电系统结构之间；以及覆盖物，设置在所述第二微机电系统结构上方。第一mems包括用于用于检测在第一方向上的移动的电容传感器，并且第一mems和第二mems配置为检测在垂直于所述第一方向的第二方向上的移动。在前述和以下实施例中的一个或多个中，第一mems结构包括一个或多个第一锚固件和第一质量块，第二mems结构包括第二锚固件和第二质量块，所述第二锚固件通过第一通孔电极连接至所述一个或多个第一锚固件中的一个，并且所述第二质量块通过第二通孔电极连接至所述第一质量块。在前述和以下实施例中的一个或多个中，在所述第二绝缘层的截面处测量的所述第一通孔电极的面积大于所述第二通孔电极的面积。在前述和以下实施例中的一个或多个中，所述第二通孔电极的面积为所述第一通孔电极的面积的30％至80％。在前述和以下实施例中的一个或多个中，第一通孔电极电连接至所述电路衬底。在前述和以下实施例中的一个或多个中，所述第二通孔电极的底部位于所述第一质量块的中间。在前述和以下实施例中的一个或多个中，第一mems结构还包括第三通孔，所述第三通孔耦合到与包括所述第一通孔电极的所述一个或多个第一锚固件中的一个不同的所述一个或多个第一锚固件中的一个，以及所述第三通孔电连接至所述电路衬底。在前述和以下实施例中的一个或多个中，一个或多个凹槽形成在面对所述电路衬底的所述第一质量块的底部处。在前述和以下实施例中的一个或多个中，所述第一质量块由分别连接至所述一个或多个第一锚固件中的一个的一个或多个弹簧支撑。在前述和以下实施例中的一个或多个中，所述一个或多个弹簧中的每个在平面图中具有脉冲波形状。

根据本公开的另一方面，一种mems包括：电路衬底；布置在电路衬底上方的第一mems结构；布置在第一mems结构上方的第二mems结构；以及布置在第二mems结构上方的覆盖物。电路衬底包括信号处理电路，该信号处理电路用于处理从第一mems结构或第二mems结构中的至少一个发送的信号。在前述和以下实施例中的一个或多个中，第一mems结构包括第一锚固件、第二锚固件、第一质量块、耦合到第二锚固件的第一梳状电极和耦合到第一质量块的第二梳状电极，第二mems结构包括第三锚固件、第二质量块和耦合到第二锚固件的第三梳状电极，第三锚固件和第一锚固件通过第一过孔电极耦合到信号处理电路，并且第二锚固件通过第二通孔电极耦合到信号处理电路。在前述和以下实施例中的一个或多个中，第二质量块通过第三通孔电极连接到第一质量块。在前述和以下实施例中的一个或多个中，第三通孔不穿过第一质量块。

根据本公开的一方面，在一种制造微机电系统(mems)的方法中，在设置在第一衬底上的第一介电层上形成用于第一mems结构的第一mems图案，第一mems图案通过第二介电层连接到电路衬底，在第一衬底中形成用于第二mems结构的第二mems图案，并且使用化学干蚀刻通过去除第一介电层的部分和第二介电层的部分来释放第一mems图案和第二mems图案。在前述和以下实施例中的一个或多个中，第一介电层和第二介电层由氧化硅制成，并且化学干蚀刻利用蒸气hf。在前述和以下实施例中的一个或多个中，通过使用共晶接合进一步附接覆盖物。在前述和以下实施例中的一个或多个中，第二介电层形成在电路衬底上，并且第二介电层包括支撑图案，支撑图案与包括在第一mems图案中的锚固件接触。在前述和以下实施例中的一个或多个中，锚固件在不与支撑图案接触的区域具有止动器图案。在前述和以下实施例中的一个或多个中，通过化学干蚀刻去除支撑图案。在前述实施例和以下实施例中的一个或多个中，通过使用等离子体干蚀刻在第一介电层上蚀刻第二衬底来形成第一mems图案，并且等离子体干蚀刻在第一介电层处停止。在前述和以下实施例中的一个或多个中，通过使用等离子体干蚀刻蚀刻第一衬底来形成第二mems图案，并且等离子体干蚀刻在第一介电层处停止。在前述和以下实施例中的一个或多个中，在将第一mems图案附接到电路衬底之前，在第一mems图案上方形成第三介电层。

根据本公开的另一方面，在一种制造mems的方法中，在设置在第二衬底上的第一介电层上的第一衬底中形成用于第一mems结构的第一mems图案，所述第一mems图案经由第二介电层连接到电路衬底，形成穿过第二衬底、第一介电层、第一衬底和第二介电层的第一通孔，以及形成穿过第二衬底和第一介电层的第二通孔。第二通孔的底部位于第一衬底中。通过用导电材料填充第一通孔形成第一通孔电极，并且通过用导电材料填充第二通孔形成第二通孔电极。在第二衬底中形成用于第二mems结构的第二mems图案，并且通过使用化学干蚀刻去除第一介电层的部分和第二介电层的部分来释放第一mems图案和第二mems图案。在前述和以下实施例中的一个或多个中，第一介电层和第二介电层由氧化硅制成，并且化学干蚀刻利用蒸气hf。在前述和以下实施例中的一个或多个中，第一通孔的直径大于第二通孔的直径。在前述和以下实施例中的一个或多个中，通过一个蚀刻操作形成第一通孔和第二通孔。在前述和以下实施例中的一个或多个中，通过使用共晶接合来接合覆盖物。在前述和以下实施例中的一个或多个中，电路衬底包括电极，并且第一通孔接触件形成为接触电极。在前述和以下实施例中的一个或多个中，在将第一mems图案附接到电路衬底之前，在第一mems图案上方形成第三介电层。

根据本公开的另一方面，在制造mems的方法中，在绝缘体上硅(soi)衬底的第一硅层中形成第一mems图案。soi衬底包括第二硅层、在第二硅层上的第一介电层和在第一介电层上的第一硅层。第一mems图案经由第二介电层附接到电路衬底。减薄第二硅层。在减薄的第二硅层中形成第二mems图案。通过使用化学干蚀刻去除第一介电层的部分和第二介电层的部分来释放第一mems图案和第二mems图案。覆盖物附接至第二硅层。在前述和以下实施例中的一个或多个中，在第一硅层中形成止动器图案，并且止动器图案比第一mems图案浅。在前述和以下实施例中的一个或多个中，在将第一mems图案附接到电路衬底之后，第一通孔孔眼穿过第二硅层、第一介电层、第一硅层和第二介电层，并且形成穿过第二硅层和第一介电层的第二通孔孔眼，第二通孔孔眼的底部位于第一硅层中。通过用导电材料填充第一通孔孔眼形成第一通孔孔眼电极，并且通过用导电材料填充第二通孔孔眼形成第二通孔孔眼电极。在前述和以下实施例中的一个或多个中，第一通孔孔眼的直径大于第二通孔孔眼的直径，并且通过使用一个光刻胶图案的一个蚀刻操作形成第一通孔孔眼和第二通孔孔眼。

上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他过程和结构的基础，以实现相同的目的和/或实现本文介绍的实施例的相同优点。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换和改变。