微机电系统梳状致动器及形成梳状结构的方法与流程

[0001]本公开实施例涉及一种微机电系统梳状致动器及形成梳状结构的方法。背景技术：[0002]微机电系统(microelectromechanical system，mems)装置在现代装置(例如，智能扬声器、助听器及照相装置)中正变得越来越普遍。许多mems装置可分为传感器或致动器(actuator)。mems传感器感测外部条件(例如，声波、光、磁信号)的存在并将其转换成电信号(例如，电压、电流)以进行处理。mems致动器利用电信号(例如，电压、电流)来产生外部条件(例如，声波、光、磁信号)。利用静电原理以基于电信号产生机械运动的mems梳状致动器有望成为快速且低功耗mems致动器的候选装置。技术实现要素：[0003]根据本公开的实施例，一种微机电系统梳状致动器，包括梳状结构以及介电衬垫结构。梳状结构包括支撑层以及多个突起物。支撑层包含第一材料。多个突起物包含所述第一材料且在第一方向上远离所述支撑层的第一表面延伸，其中所述多个突起物沿第二方向分隔开，所述第二方向与所述支撑层的所述第一表面平行。介电衬垫结构连续地且完全地覆盖所述支撑层的所述第一表面及所述多个突起物的多个外表面，其中所述介电衬垫结构包括连接部分，所述连接部分连续地连接所述多个突起物中的至少两个突起物的多个最顶表面。[0004]根据本公开的实施例，一种微机电系统梳状致动器，包括梳状结构以及介电衬垫结构。梳状结构包括支撑层、第一突起物及第二突起物。支撑层包含半导体材料。第一突起物及第二突起物包含所述半导体材料，在第一方向上远离所述支撑层延伸，且在与所述第一方向正交的第二方向上彼此隔开。介电衬垫结构排列在所述梳状结构之上且包括第一侧壁部分以及第二侧壁部分。第一侧壁部分完全地覆盖所述第一突起物的第一侧壁。第二侧壁部分完全地覆盖所述第一突起物的第二侧壁。所述第一侧壁部分及所述第二侧壁部分分别具有在所述第二方向上测量的均匀的厚度，且环绕所述第一突起物的且在所述第二方向上测量的所述介电衬垫结构的最大距离是在背对所述第一突起物的所述第一侧壁部分的外侧壁与所述第二侧壁部分的外侧壁之间。[0005]根据本公开的实施例，一种形成梳状结构的方法，包括：在衬底中形成从所述衬底的最顶表面朝所述衬底的最底表面延伸的多个沟槽结构；在所述衬底的所述最顶表面之上形成第一介电层，其中所述第一介电层覆盖所述多个沟槽结构的多个内表面，所述沟槽结构的所述多个内表面由所述衬底的多个内表面界定；在所述第一介电层之上形成半导体材料；移除所述半导体材料的多个上部部分，以在所述多个沟槽结构内形成包括多个突起物的所述梳状结构；在所述梳状结构之上形成第二介电层；执行平坦化工艺以移除所述第一介电层的部分和/或所述第二介电层的部分，从而暴露出所述衬底的所述最顶表面；在所述第二介电层之上和/或所述衬底的所述最顶表面之上形成第三介电层；对所述第三介电层进行图案化，以从所述衬底的所述最顶表面移除所述第三介电层的多个部分；以及移除所述衬底的多个部分。附图说明[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。[0007]图1示出包括被介电衬垫结构连续地覆盖的多个半导体突起物的微机电系统(mems)梳状结构的一些实施例的透视图。[0008]图2及图3示出与图1所示透视图对应的一些实施例的剖视图。[0009]图4示出包括被介电衬垫结构连续地覆盖的多个半导体突起物的mems梳状结构的一些其他实施例的透视图。[0010]图5及图6示出与图4所示透视图对应的一些实施例的剖视图。[0011]图7a到图7c示出在操作期间第一mems梳状结构及第二mems梳状结构的位置的一些实施例的各种视图，其中第一mems梳状结构的介电衬垫结构不接触第二mems梳状结构的介电衬垫结构。[0012]图8a到图8c示出在操作期间第一mems梳状结构及第二mems梳状结构的位置的一些其他实施例的各种视图，其中第一mems梳状结构的介电衬垫结构不接触第二mems梳状结构的介电衬垫结构。[0013]图9a到图20示出通过自对准工艺(self-aligned process)形成mems梳状结构的方法的一些实施例的各种视图，所述mems梳状结构包括衬有介电衬垫结构的多个半导体突起物。[0014]图21示出与图9a到图20中所示的方法对应的一些实施例的流程图。具体实施方式[0015]以下公开提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。[0016]此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。[0017]微机电系统(mems)梳状致动器可用于例如(举例来说)手机相机中的陀螺仪(gyroscope)或光学图像稳定器(optical image stabilizer)系统等装置中。在一些实施例中，mems梳状致动器包括第一梳状结构及第二梳状结构，在操作期间第一梳状结构与第二梳状结构根据电信号朝彼此移动及远离彼此移动。第一梳状结构可包括第一支撑层及从第一支撑层向外延伸的多个突起物。此外，在第一梳状结构之上可排列有介电衬垫结构，从而连续地覆盖多个突起物的多个外表面及第一支撑层的表面。介电衬垫结构实质上是薄的，使得多个突起物中最邻近的突起物彼此间隔开第一距离。第一距离足够大，以使第二梳状结构的突起物能够在mems梳状致动器的操作期间装配在第一梳状结构的突起物中最邻近的突起物之间。介电衬垫结构也足够厚，以将多个突起物中的每一者彼此电隔离，使得多个突起物在操作期间各自具有其自身的静电电势(electrostatic potential)。[0018]为形成梳状结构，可对衬底进行图案化以形成多个沟槽结构，其中每一沟槽结构通过衬底的多个突起物间隔开。在衬底之上及多个沟槽结构内可沉积第一介电层。在每一沟槽结构内可形成半导体材料(例如，多晶硅)，从而形成从支撑层突起的多个突起物，其中包含半导体材料的多个突起物位于多个沟槽结构内且通过衬底的多个突起物隔开。在一些实施例中，可移除直接上覆在衬底的突起物之上的第一介电层的多个部分，且可在半导体材料的突起物的被暴露出的表面之上形成第二介电层。接着，可通过图案化工艺选择性地移除直接上覆在衬底的突起物之上的第一介电层和/或第二介电层。[0019]然而，移除第一介电层和/或第二介电层可能会导致半导体材料的突起物上存在过量的介电材料，和/或可能会导致半导体材料的突起物上的介电材料的涂层非常薄或不连续。如果半导体材料的突起物上存在过量的介电材料，则所述过量的介电材料可能在mems梳状致动器的操作期间与相对的梳状结构碰撞。此外，如果半导体材料的突起物上的介电材料的涂层非常薄或不连续，则在进行制造步骤(例如，衬底图案化)期间半导体材料的突起物可能不会受到保护和/或在mems梳状致动器的操作期间半导体材料的多个突起物可能不会彼此电绝缘，以使半导体材料的每一突起物具有独立的静电电势。[0020]本公开的各种实施例提供一种形成具有介电衬垫结构的梳状结构的方法，所述介电衬垫结构连续地覆盖梳状结构的每一突起物，以进行充分的电保护及结构保护。举例来说，在本公开的一些实施例中，在被第一介电层覆盖的衬底之上形成支撑层及突起物之后，在移除第一介电层的部分之前，在突起物之上形成第二介电层。在形成第二介电层之后，执行平坦化工艺(例如，化学机械平坦化(chemical mechanical planarization，cmp))，以移除上覆在衬底之上的第一介电层的部分和/或第二介电层的部分。在平坦化工艺之后，第一介电层的上表面与第二介电层的上表面可实质上共面，或换句话说，彼此对准。接着，在衬底之上形成第三介电层，由于第三介电层形成在实质上共面的第一介电层与第二介电层之上，因此第三介电层可实质上为平面。换句话说，第三介电层可与实质上共面的第一介电层和第二介电层自对准，使得第三介电层实质上为平面。在一些实施例中，执行图案化工艺以选择性地移除上覆在衬底之上的第三介电层的部分。接着可使衬底离型(release)。由于在形成第三介电层之前第一介电层的上表面与第二介电层的上表面对准，且第三介电层自对准到第一介电层及第二介电层，因此在一些实施例中，第三介电层的图案化工艺可更可控制的。[0021]因此，通过进行平坦化工艺及通过添加额外的介电层(例如，第三介电层)，包括第一介电层、第二介电层及第三介电层的所得介电衬垫结构具有更均匀及更可控的厚度，从而产生更可靠的mems梳状致动器，以在操作期间对梳状结构的突起物进行电保护及结构保护。[0022]图1示出mems梳状结构的一些实施例的透视图100，其中mems梳状结构的至少两个突起物具有由介电衬垫结构连接的最顶表面。[0023]图1所示mems梳状结构101包括支撑层102及在第一方向x上从支撑层102延伸的多个突起物104。在一些实施例中，支撑层102及突起物104包含相同的第一材料，且支撑层102及突起物104被介电衬垫结构106覆盖。因此，在图1所示透视图100中，mems梳状结构101的突起物104不可见，如双线括号所示，且应理解，突起物104位于介电衬垫结构106之下。在一些实施例中，支撑层102及突起物104的第一材料包括半导体材料。举例来说，在一些实施例中，支撑层102及突起物104可包含多晶硅。此外，在一些实施例中，介电衬垫结构106包含介电材料，例如(举例来说)氮化硅、二氧化硅等。因此，介电衬垫结构106包括绝缘体，以在mems梳状结构101的操作期间在多个突起物104之间提供电隔离，使得在操作期间每一突起物104可维持单独的静电电势。[0024]在一些实施例中，多个突起物104至少包括第一突起物104a、第二突起物104b及第三突起物104c。第一突起物104a、第二突起物104b及第三突起物104c可在与第一方向x不同的第二方向y上彼此间隔开。在一些实施例中，第一方向x可垂直于第二方向y。在一些实施例中，第一突起物104a可与第二突起物104b隔开第一距离d1，且第二突起物104b可与第三突起物104c隔开相同的第一距离d1。在其他实施例中，第一距离d1可在多个突起物104之间变化。[0025]此外，在图1所示mems梳状结构101的一些实施例中，多个突起物104中的至少两个突起物104可具有通过介电衬垫结构106的连接部分106c连续地连接到彼此的最顶表面104t。举例来说，在一些实施例中，介电衬垫结构106的连接部分106c将第一突起物104a的最顶表面104t连接到第二突起物104b的最顶表面104t。在一些实施例中，介电衬垫结构106的连接部分106c与第三突起物104c间隔开。与第一方向x不同且与第二方向y不同的第三方向z可与突起物104的最顶表面104t正交。在一些实施例中，第三方向z垂直于第一方向x及第二方向y。在一些实施例中，通过将第一突起物104a及第二突起物104b与介电衬垫结构106的连接部分106c连接在一起，第一突起物104a及第二突起物104b的静电力增大，这在某些应用中可能是期望的。此外，在透视图100中突起物104的最顶表面104t可不可见，如双线箭头所示，且应理解，突起物104的最顶表面104t位于介电衬垫结构106之下。[0026]图2及图3分别示出可与图1所示横截线aa’对应的mems梳状结构的一些实施例的剖视图200及剖视图300，其中介电衬垫结构完全地且连续地覆盖多个突起物。[0027]如图2的剖视图200中所示，包含第一材料的突起物104是可见的，且介电衬垫结构106完全地且连续地覆盖每一突起物104的外表面。此外，多个突起物104之间的第一距离d1可在第二方向y上测量且可在多个突起物104的多个外表面之间测量，如图2中所示。在一些实施例中，在剖视图200中，介电衬垫结构106可具有第一厚度t1，第一厚度t1是环绕突起物104的外表面的介电衬垫结构106的最小厚度。第一厚度t1可足够薄，以使梳状结构能够机械地工作(例如，根据电信号弯曲或移动突起物104)，同时仍在突起物104之间提供充分的电隔离。举例来说，在一些实施例中，第一厚度t1介于近似0.5微米与近似1微米之间的范围内。应理解，第一厚度t1的其他值也处于本公开的范围内。[0028]在一些实施例中，介电衬垫结构106包括：顶部部分106t，排列在第三突起物104c的最顶表面104t上；第一侧壁部分106f，直接沿第三突起物104c的第一侧壁104f排列；第二侧壁部分106s，直接沿第三突起物104c的第二侧壁104s排列；以及底部部分106b，排列在第三突起物104c的最底表面104b之下。第三方向z可与第三突起物104c的最底表面104b及最顶表面104t正交，且第二方向y可与第三突起物104c的第一侧壁104f及第二侧壁104s正交。此外，第一侧壁104f、第二侧壁104s、最顶表面104t及最底表面104b可彼此连续地连接。介电衬垫结构106的顶部部分106t与底部部分106b可通过介电衬垫结构106的第一侧壁部分106f及第二侧壁部分106s彼此耦合。此外，第一侧壁部分106f可通过第三突起物104c而在第二方向y上与第二侧壁部分106s分隔开，且顶部部分106t可通过第三突起物104c而在第三方向z上与底部部分106b分隔开。第一侧壁部分106f的最上表面及第二侧壁部分106s的最上表面不位于第三突起物104c的最顶表面104t上方，且第一侧壁部分106f的最下表面及第二侧壁部分106s的最下表面不位于第三突起物104c的最底表面104b下方。[0029]在一些实施例中，在自对准制造工艺期间通过进行平坦化工艺以及通过添加额外的介电层来形成介电衬垫结构106，当在整个第三方向z上测量时，第三突起物104c与第四突起物104d之间的第一距离d1可实质上恒定。换句话说，举例来说，从顶部部分106t测量的第一距离d1可实质上相同于从底部部分106b测量的第一距离d1，从底部部分106b测量的第一距离d1也可实质上相同于从第一侧壁部分106f测量的第一距离d1。在一些实施例中，在第三方向z上实质上恒定的第一距离d1表示介电衬垫结构106不包括太薄的部分或太厚的部分。此外，形成介电衬垫结构106的自对准制造工艺确保第一侧壁部分106f的外表面与顶部部分106t的第一外表面实质上共面或对准且第二侧壁部分106s的外表面与顶部部分106t的第二外表面实质上共面或对准。在此种实施例中，在制造及操作期间，介电衬垫结构106更可靠地对mems梳状结构(101)的突起物104进行电保护及结构保护。[0030]此外，在一些实施例中，介电衬垫结构106的第一侧壁部分106f及第二侧壁部分106s可各自具有在第二方向y上测量的第一厚度t1，在整个第三方向z上进行测量的第一厚度t1实质上恒定。第三突起物104c可排列在第二突起物104b与第四突起物104d之间，且第四突起物104d可与介电衬垫结构106的连接部分106c分隔开。此外，在一些实施例中，介电衬垫结构106的连接部分106c具有顶表面，所述顶表面位于介电衬垫结构106的顶部部分106t的顶表面上方。在一些实施例中，由于自对准制造工艺的平坦化工艺，介电衬垫结构106的顶部部分106t的顶表面实质上为平面。此外，在一些实施例中，由于自对准制造工艺的平坦化工艺，介电衬垫结构106的连接部分106c的顶表面实质上也为平面。因此，在操作期间，介电衬垫结构106可充分覆盖并保护mems梳状结构(图1所示的mems梳状结构101)的突起物104。[0031]如图3的剖视图300中所示，在一些实施例中，介电衬垫结构106的顶部部分106t可包括最顶表面302，最顶表面302分别通过顶部部分106t的第一圆形表面304及顶部部分106t的第二圆形表面306而耦合到介电衬垫结构106的第一侧壁部分106f的最外侧壁308及介电衬垫结构106的第二侧壁部分106s的最外侧壁310。在一些实施例中，介电衬垫结构106的连接部分106c不包括圆形表面。在一些实施例中，相对于由第三方向z相对第二方向y而界定的一组轴线，第一圆形表面304及第二圆形表面306在剖视图300中向下凹入。[0032]此外，在一些实施例中，介电衬垫结构106可包括在第二方向y上在第一侧壁部分106f的最外侧壁308与第二侧壁部分106s的最外侧壁310之间测量的第二距离d2。第二距离d2可为第一侧壁部分106f的最外侧壁308与第二侧壁部分106s的最外侧壁310之间的最大距离。此外，在一些实施例中，介电衬垫结构106的顶部部分106t可包括第三距离d3，第三距离d3是在第二方向y上测量的顶部部分106t的最大距离。第三距离d3可在顶部部分106t的最外侧壁之间以及在第二方向y上测量。在一些实施例中，第三距离d3约等于第二距离d2。此外，第三突起物104c被介电衬垫结构106完全地且连续地覆盖。[0033]图4示出mems梳状结构的一些替代实施例的透视图400，mems梳状结构包括通过介电衬垫结构的连接部分而彼此耦合的至少两个突起物。[0034]在一些实施例中，介电衬垫结构106的连接部分106c具有第一侧壁表面402，第一侧壁表面402与排列在第一突起物104a及第二突起物104b之上的介电衬垫结构106的其他部分实质上共面。第一方向x与介电衬垫结构106的连接部分106c的第一侧壁表面402正交。[0035]图5示出可与图4所示横截线bb’对应的mems梳状结构的一些实施例的剖视图500。[0036]如图5的剖视图500所示，mems梳状结构的突起物104在第一方向x上从支撑层102的第一表面102f突起。第一方向x可与支撑层102的第一表面102f正交。因此，在一些实施例中，多个突起物104各自连续地连接到支撑层102。此外，在一些实施例中，第一距离d1可大于第二距离d2。[0037]图6示出可与图4所示横截线cc’对应的mems梳状结构的一些实施例的剖视图600。[0038]如图6的剖视图600中所示，在一些实施例中，介电衬垫结构106的连接部分106c包括第一侧壁表面402。在一些实施例中，第一方向x与连接部分106c的第一侧壁表面402正交。在一些实施例中，mems梳状结构(图4所示的mems梳状结构101)的第一突起物104a上的介电衬垫结构106包括第一侧壁602，且支撑层102的第二突起物104b上的介电衬垫结构106包括第二侧壁604。在一些实施例中，第一方向x可与第一突起物104a上的介电衬垫结构106的第一侧壁602及第二突起物104b上的介电衬垫结构106的第二侧壁604正交。在一些实施例中，连接部分106c的第一侧壁表面402、第一突起物104a上的介电衬垫结构106的第一侧壁602与第二突起物104b上的介电衬垫结构106的第二侧壁604实质上共面。在其他实施例中，在图6所示剖视图600中，连接部分106c的第一侧壁表面402可位于第一突起物104a上的介电衬垫结构106的第一侧壁602及第二突起物104b上的介电衬垫结构106的第二侧壁604上方或下方。[0039]图7a到图7c示出包括第一梳状结构及第二梳状结构的mems梳状致动器的一些实施例的各种视图(透视图700a到剖视图700c)，所述第一梳状结构与第二梳状结构在第一方向上远离彼此移动及朝彼此移动。[0040]如图7a的透视图700a中所示，在mems梳状致动器的一些实施例中，第一梳状结构701被排列成在第一方向x上面对第二梳状结构702。在此种实施例中，第一梳状结构701的多个突起物104被配置成适配在第二梳状结构702的多个突起物104之间。在操作期间，可对第一梳状结构701和/或第二梳状结构702施加电信号(例如，电压、电流)，且第一梳状结构701和/或第二梳状结构702可响应于由电信号在第一梳状结构701及第二梳状结构702内产生的静电力而移动。在一些实施例中，电信号(例如，电压、电流)被施加到支撑层102，且因此被施加到突起物104。因此，在一些实施例中，电信号源及控制电路可耦合到第一梳状结构701及第二梳状结构702。[0041]此外，在一些实施例中，第一梳状结构701及第二梳状结构702可排列在支撑衬底704之上。在一些实施例中，支撑衬底704可包括各种其他半导体装置(例如晶体管)，且因此，支撑衬底704可为或可包括块状互补金属氧化物半导体(complementary metal-oxide-semiconductor，cmos)衬底。在一些实施例中，第一梳状结构701可被直接固定到支撑衬底704，而第二梳状结构702可通过弹簧结构706耦合到支撑衬底704。在此种实施例中，当对第一梳状结构701和/或第二梳状结构702施加电信号时，第二梳状结构702可通过弹簧结构706在第一方向x上朝第一梳状结构701移动及远离第一梳状结构701移动。在其他实施例中，第一梳状结构701也可通过附加的弹簧结构耦合到支撑衬底704，使得在操作期间第一梳状结构701与第二梳状结构702二者可朝彼此移动及远离彼此移动。[0042]在一些实施例中，第一梳状结构701包括介电衬垫结构106，介电衬垫结构106包括连接部分106c，从而呈现出与图1和/或图4中的mems梳状结构101相似的特征。在一些实施例中，第二梳状结构702包括了不包括连接部分106c的介电衬垫结构106，而在其他实施例(未示出)中，第二梳状结构702也可包括介电衬垫结构106的连接部分106c。由于包括添加额外的介电层以及平坦化工艺的自对准制造工艺在第一梳状结构701上形成介电衬垫结构106且在第二梳状结构702上形成介电衬垫结构106，因此介电衬垫结构106完全地覆盖第一梳状结构701的突起物104及第二梳状结构702的突起物104，以对第一梳状结构701的突起物104及第二梳状结构702的突起物104提供电保护及结构保护。[0043]图7b示出可与图7a所示横截线cc’对应的mems梳状致动器的一些实施例的剖视图700b，其中第一梳状结构701及第二梳状结构702位于第一位置中。[0044]图7c示出可与图7a所示横截线cc’对应的mems梳状致动器的一些实施例的剖视图700c，其中第一梳状结构701及第二梳状结构702位于第二位置中。[0045]因此，图7b及图7c示出在操作期间第一梳状结构701及第二梳状结构702的位置，其中当对第一梳状结构701和/或第二梳状结构702施加电信号(例如，电压、电流)时，第一梳状结构701与第二梳状结构702在第一方向x上朝彼此移动及远离彼此移动。[0046]如图7b及图7c中所示，第一梳状结构701的多个突起物104及第二梳状结构702的多个突起物104各自具有等于第二距离d2的最大距离，且第一梳状结构701的多个突起物104及第二梳状结构702的多个突起物104各自间隔开第一距离d1。当第一梳状结构701及第二梳状结构702分别在图7a及图7b所示第一位置与第二位置之间移动时，第一距离d1大于第二距离d2，以防止第一梳状结构701的突起物104与第二梳状结构702的突起物104之间的碰撞。在一些实施例中，第一梳状结构701的第一距离d1可不同于第二梳状结构702的第一距离d1，且第一梳状结构701的第二距离d2可不同于第二梳状结构702的第二距离d2。[0047]然而，第一梳状结构701及第二梳状结构702的介电衬垫结构106以及第一梳状结构701及第二梳状结构702的突起物104被设计成在mems梳状致动器的操作期间避免第一梳状结构701与第二梳状结构702之间的碰撞。举例来说，至少在图13a及图13b中形成介电衬垫结构106的方法包括在第一介电层(图13b所示的第一介电层1002)之上形成第二介电层(图13b所示的第二介电层1302)，以确保突起物104被介电衬垫结构106完全覆盖。此外，至少在图14a及图14b中，形成介电衬垫结构106的方法包括平坦化工艺，以确保在突起物104上不存在过量的第一介电层和/或第二介电层。在平坦化工艺之后，第一介电层的上表面与第二介电层的上表面实质上共面或对准。在一些实施例中，举例来说，当形成第一梳状结构701的介电衬垫结构106时，过量的第一介电层和/或第二介电层(图14b所示的第一介电层1002、第二介电层1302)将导致第一梳状结构701的介电衬垫结构106与第二梳状结构702的介电衬垫结构106碰撞。由于在图14a及图14b中使用平坦化工艺代替刻蚀工艺，因此可防止移除过多的第一介电层和/或第二介电层(图14b所示的第一介电层1002、第二介电层1302)。举例来说，在一些实施例中，如果当形成第一梳状结构701的介电衬垫结构106时第一介电层和/或第二介电层(图14b所示的第一介电层1002、第二介电层1302)太薄，则第一梳状结构701的介电衬垫结构106可能不会在第一梳状结构701的多个突起物104之间提供充分的电隔离。[0048]图8a到图8c示出包括第一梳状结构及第二梳状结构的mems梳状致动器的一些其他实施例的各种视图(透视图800a到剖视图800c)，所述第一梳状结构与第二梳状结构在第三方向上远离彼此移动及朝彼此移动。[0049]如图8a的透视图800a中所示，在一些实施例中，第一梳状结构701与第二梳状结构702被配置成根据电信号(例如，电压、电流)在第三方向z上朝彼此移动及远离彼此移动。在一些实施例中，第一机械支撑结构802耦合到第一梳状结构701的支撑层102，且第二机械支撑结构804耦合到第二梳状结构702的支撑层102。应理解，第一机械支撑结构802和/或第二机械支撑结构804可为或可包括与图7a所示弹簧结构(弹簧结构706)类似的弹簧结构、与图7a所示支撑衬底(支撑衬底704)类似的支撑衬底或一些其他结构。第一机械支撑结构802和/或第二机械支撑结构804被配置成在mems梳状致动器的操作期间使第一梳状结构701或第二梳状结构702中的至少一者能够沿第三方向z移动。[0050]图8b示出可与图8a所示横截线aa’对应的mems梳状致动器的一些实施例的剖视图800b，其中第一梳状结构701及第二梳状结构702位于第一位置中。[0051]图8c示出可与图8a所示横截线aa’对应的mems梳状致动器的一些实施例的剖视图800c，其中第一梳状结构701及第二梳状结构702位于第二位置中。[0052]如图8b及图8c中所示，由于第一距离d1大于第二距离d2，因此在第一梳状结构701的突起物104不与第二梳状结构702的突起物104碰撞的情况下，第一梳状结构701及第二梳状结构702可在第三方向z上在第一位置与第二位置之间移动。此外，在自对准制造工艺期间通过进行平坦化工艺以及添加额外的介电层来形成第一梳状结构701的介电衬垫结构106及第二梳状结构702的介电衬垫结构106，当在整个第三方向z上测量时，第一梳状结构701的多个突起物104之间的第一距离d1可实质上恒定，且当在整个第三方向z上测量时，第二梳状结构702的多个突起物104之间的第一距离d1可实质上恒定。此外，在自对准制造工艺期间通过进行平坦化工艺以及添加额外的介电层来形成第一梳状结构701的介电衬垫结构106及第二梳状结构702的介电衬垫结构106，第一梳状结构701的介电衬垫结构106完全地覆盖第一梳状结构701的突起物104的外表面，且第二梳状结构702的介电衬垫结构106完全地覆盖第二梳状结构702的突起物104的外表面。因此，包括平坦化工艺以及形成额外的介电层的自对准制造工艺确保第一梳状结构701及第二梳状结构702的介电衬垫结构106足够厚，以在突起物104之间提供充分的电隔离，同时仍足够薄，以防止在操作期间第一梳状结构701与第二梳状结构702之间的碰撞。[0053]图9a到图20示出使用自对准工艺形成mems梳状致动器的mems梳状结构的方法的一些实施例的各种视图(透视图900a到透视图2000)。尽管图9a到图20是关于方法来阐述，然而应理解，图9a到图20中所公开的结构并不仅限于此种方法，而是可单独作为独立于所述方法的结构。[0054]如图9a的透视图900a中所示，提供衬底902。在一些实施例中，衬底902可包括半导体本体(例如，硅、cmos块、锗、绝缘体上硅(silicon-on-insulator)等)。如图9a中所示，通过例如光刻及移除(例如，湿式刻蚀、干式刻蚀等)工艺在衬底902中形成多个沟槽结构904。衬底902的多个突起物906在第二方向y上将多个沟槽结构904彼此隔开。在一些实施例中，衬底902还包括在第一方向x上远离沟槽结构904延伸的支撑部分908。在一些实施例中，第一方向x实质上垂直于第二方向y。[0055]图9b示出沿图9a所示横截线aa’的图9a所示衬底902的一些实施例的剖视图900b。[0056]如图9b的剖视图900b中所示，衬底902的多个沟槽结构904在第三方向z上从衬底902的最顶表面902t延伸到衬底902的最底表面902b。然而，在一些实施例中，沟槽结构904不完全地延伸穿过衬底902。在一些实施例中，衬底902的最顶表面902t与衬底902的最底表面902b可与实质上和第三方向z正交的平面共面，第三方向z垂直于第二方向y。此外，在一些实施例中，多个沟槽结构904可通过衬底902的多个突起物906在第二方向y上彼此间隔开。[0057]如图10a的透视图1000a中所示，可在衬底902之上形成第一介电层1002。举例来说，在一些实施例中，第一介电层1002形成在衬底902的多个突起物906之上以及衬底902的多个沟槽结构904内，其中多个沟槽结构904可由衬底902的多个内表面界定。在一些实施例中，第一介电层1002包含介电材料，例如(举例来说)氮化物(例如，氮化硅)或氧化物(例如，二氧化硅)。在一些其他实施例中，第一介电层1002包含例如氮氧化硅、碳化物(例如，碳化硅)、低介电常数氧化物(例如，掺杂碳的氧化物、sicoh)等。在一些实施例中，可通过热氧化(thermal oxidation)和/或沉积工艺(例如，化学气相沉积(chemical vapor deposition，cvd)、物理气相沉积(physical vapor deposition，pvd)、等离子体增强型cvd(plasma enhanced cvd，pe-cvd)、原子层沉积(atomic layer deposition，ald)等)来形成第一介电层1002。[0058]图10b示出可与图10a所示横截线aa’对应的一些实施例的剖视图1000b。[0059]如图10b的剖视图1000b中所示，在一些实施例中，第一介电层1002可具有共形地覆盖衬底902的突起物906及沟槽结构904的第一厚度t1。在一些实施例中，第一厚度t1介于举例来说近似0.5微米与近似1微米之间的范围内。应理解，第一厚度t1的其他值也处于本公开的范围内。[0060]如图11a的透视图1100a中所示，在一些实施例中，在第一介电层1002之上形成半导体材料1102。在一些实施例中，举例来说，第一介电层1002包含二氧化硅，且半导体材料1102包含多晶硅。在此种实施例中，可通过外延生长工艺(epitaxial growth process)形成半导体材料1102。因此，在一些实施例中，可在用于物理气相沉积(pvd)或化学气相沉积(cvd)工艺的腔室(chamber)中形成半导体材料1102。在一些其他实施例中，可在低压cvd(low pressure cvd，lpcvd)腔室中形成半导体材料1102。应理解，半导体材料1102的其他材料及沉积工艺也处于本公开的范围内。[0061]图11b示出可与图11a所示横截线aa’对应的一些实施例的剖视图1100b。[0062]如图11b的剖视图1100b中所示，半导体材料1102完全地填充衬底902的多个沟槽结构904。此外，在一些实施例中，半导体材料1102形成在衬底902的最顶表面902t之上。半导体材料1102可通过第一介电层1002与衬底902隔开。[0063]如图12a的透视图1200a中所示，在一些实施例中，执行第一移除工艺以移除半导体材料1102的多个上部部分。在一些实施例中，可在第三方向z上执行第一移除工艺。举例来说，在一些实施例中，第一移除工艺是或包括垂直刻蚀。此外，在一些实施例中，第一移除工艺移除半导体材料1102的多个部分，但不移除第一介电层1002。因此，在一些实施例中，在第一移除工艺之后第一介电层1002实质上保持不变。[0064]在一些实施例中，在第一移除工艺之后，形成mems梳状结构101且mems梳状结构101包括位于衬底902的支撑部分908上的支撑层102及在第一方向x上远离支撑层102延伸的多个突起物104。mems梳状结构101的多个突起物104通过衬底902的突起物906彼此间隔开。mems梳状结构101的支撑层102及突起物104包含半导体材料1102。[0065]图12b示出可与图12a所示横截线aa’对应的一些实施例的剖视图1200b。[0066]如图12b的剖视图1200b中所示，在第一移除工艺之后，半导体材料1102的多个最顶表面1102t，或换句话说，mems梳状结构(图12a所示的mems梳状结构101)的多个突起物104的多个最顶表面104t位于衬底902的最顶表面902t下方。此外，在第一移除工艺之后，第一介电层1002的多个部分不被半导体材料1102完全地覆盖。[0067]如图13a的透视图1300a中所示，在一些实施例中，在mems梳状结构101的半导体材料1102之上形成第二介电层1302。在一些实施例中，第二介电层1302也形成在第一介电层1002之上。在一些实施例中，第二介电层1302包含介电材料，例如(举例来说)氮化物(例如，氮化硅)或氧化物(例如，二氧化硅)。在一些其他实施例中，第二介电层1302包含例如氮氧化硅、碳化物(例如，碳化硅)、低介电常数氧化物(例如，掺杂碳的氧化物、sicoh)等。因此，在一些实施例中，第二介电层1302包含与第一介电层1002相同的介电材料。在一些实施例中，可通过热氧化和/或沉积工艺(例如，化学气相沉积(cvd)、物理气相沉积(pvd)、等离子体增强型cvd(pe-cvd)、原子层沉积(ald)等)来形成第一介电层1002。因此，在一些实施例中，使用与第一介电层1002相同的步骤来形成第二介电层1302。[0068]图13b示出可与图13a所示横截线aa’对应的一些实施例的剖视图1300b。[0069]如图13b的剖视图1300b中所示，在一些实施例中，第二介电层1302形成在mems梳状结构(图13a所示的mems梳状结构101)的突起物104之上以及第一介电层1002之上。在其他实施例中，第二介电层1302可直接形成在mems梳状结构(图13a所示的mems梳状结构101)的突起物104之上，而不直接形成在第一介电层1002之上。举例来说，在此种实施例中，可通过热氧化工艺形成第二介电层1302。然而，在一些实施例中，在形成第二介电层1302之后，mems梳状结构(图13a所示的mems梳状结构101)的突起物104可被第一介电层1002及第二介电层1302完全地环绕。此外，在一些实施例中，第一介电层1002与第二介电层1302包含相同的材料，且因此，直接位于第一介电层1002与第二介电层1302之间的界面1304可能不可区分。在一些实施例中，在形成第二介电层1302之后，第二介电层1302具有位于衬底902的最顶表面902t上方的上表面。[0070]如图14a的透视图1400a中所示，执行平坦化工艺以将排列在衬底902的最顶表面902t之上的第一介电层1002和/或第二介电层1302的多个部分移除。在一些实施例中，平坦化工艺是或包括化学机械平坦化(cmp)工艺。应理解，其他平坦化工艺处于本公开的范围内。在平坦化工艺之后，第二介电层1302与衬底902的最顶表面902t实质上为平面。在一些实施例中，举例来说，由于cmp工艺，第二介电层1302可能包括一些凹陷(dishing)和/或划痕(scratching)。[0071]图14b示出可与图14a所示横截线aa’对应的一些实施例的剖视图1400b。[0072]如图14b的剖视图1400b中所示，平坦化工艺移除直接排列在衬底902的最顶表面902t之上的第二介电层1302的多个部分。此外，在一些实施例中，平坦化工艺移除直接排列在衬底902的最顶表面902t之上的第一介电层1002的多个部分。因此，在平坦化工艺之后，第一介电层1002具有与第二介电层1302的多个上表面及衬底902的最顶表面902t实质上共面或对准的多个上表面。[0073]通过在mems梳状结构(图14a所示的mems梳状结构101)的突起物104之上形成第二介电层1302，保护mems梳状结构(图14a所示的mems梳状结构101)的突起物104免受用于移除第一介电层1002的上部部分的平坦化工艺的影响。此外，通过执行平坦化工艺，第一介电层1002及第二介电层1302具有实质上为平面的上表面，从而改善后续处理步骤中的控制及可靠性，以在mems梳状结构(图14a所示的mems梳状结构101)周围形成实质上均匀的最终介电衬垫结构。因此，至少由于图13b所示第二介电层1302的形成及图14b所示的平坦化工艺，图9a到图20所示形成介电衬垫结构的方法是自对准制造工艺，这是因为图13b所示第二介电层1302的形成及图14b所示的平坦化工艺确保最终介电衬垫结构在mems梳状结构(图14a所示的mems梳状结构101)的突起物104之上并不太薄且不太厚，以提供对突起物104的电隔离及结构保护。此外，在图14b中，在平坦化工艺之后，第一介电层1002、第二介电层1302不在衬底902的最顶表面902t上方延伸，且因此在衬底902的沟槽结构(图10b所示沟槽结构904)中自对准。[0074]如图15a的透视图1500a中所示，在一些实施例中，在mems梳状结构101之上形成第三介电层1502。在此种实施例中，第三介电层1502形成在第一介电层1002及第二介电层1302之上。在一些实施例中，第三介电层1502包含介电材料，例如(举例来说)氮化物(例如，氮化硅)或氧化物(例如，二氧化硅)。在一些其他实施例中，第三介电层1502包含例如氮氧化硅、碳化物(例如，碳化硅)、低介电常数氧化物(例如，掺杂碳的氧化物、sicoh)等。因此，在一些实施例中，第三介电层1502包含与第一介电层1002及第二介电层1302相同的介电材料。在一些实施例中，可通过热氧化和/或沉积工艺(例如，化学气相沉积(cvd)、物理气相沉积(pvd)、等离子体增强型cvd(pe-cvd)、原子层沉积(ald)等)来形成第三介电层1502。因此，在一些实施例中，第一介电层1002、第二介电层1302及第三介电层1502使用相同的工艺形成。在其他实施例中，第一介电层1002、第二介电层1302和/或第三介电层1502可通过不同的工艺形成。举例来说，在一些实施例中，第一介电层1002及第二介电层1302可通过热氧化工艺形成，而第三介电层1502通过pe-cvd工艺形成。[0075]图15b示出可与图15a所示横截线aa’对应的一些实施例的剖视图1500b。[0076]在一些实施例中，第三介电层1502可覆盖和/或填充由图14b所示平坦化工艺在第一介电层1002和/或第二介电层1302上造成的所有或一些凹陷和/或划痕。因此，在一些实施例中，图15b中的第三介电层1502的上表面具有比在图14b中的平坦化工艺之后且在图15b所示第三介电层1502形成之前的第一介电层1002及第二介电层1302的上表面少的划痕和/或少的凹陷。[0077]如图15b的剖视图1500b中所示，第三介电层1502形成在衬底902的最顶表面902t之上。此外，在一些实施例中，第三介电层1502也形成在第一介电层1002及第二介电层1302之上。在一些实施例中，由于第一介电层1002与第二介电层1302实质上共面，因此在形成第三介电层1502之后，第三介电层1502可实质上为平面。因此，在一些实施例中，第三介电层1502可与实质上共面的第一介电层1002和第二介电层1302自对准，使得第三介电层1502实质上为平面。在其他实施例中，第三介电层1502可直接形成在衬底902的最顶表面902t之上，但不直接形成在第一介电层1002及第二介电层1302之上。此外，在一些实施例中，由于第一介电层1002、第二介电层1302及第三介电层1502包含相同的材料，因此直接位于第三介电层1502与第一介电层1002及第二介电层1302之间的界面1504可能不可区分。相似地，直接位于第一介电层1002与第二介电层1302之间的界面1304可能不可区分。[0078]如图16a的透视图1600a中所示，在一些实施例中，直接在mems梳状结构101的一部分之上排列掩模结构1602。可使用光刻及移除(例如，刻蚀)工艺来形成掩模结构1602。在一些实施例中，掩模结构1602包含光刻胶材料或硬掩模材料。[0079]图16b示出可与图16a所示横截线aa’对应的一些实施例的剖视图1600b。[0080]如图16b的剖视图1600b中所示，在一些实施例中，掩模结构1602排列在mems梳状结构(图16a所示的mems梳状结构101)的多个突起物104中的至少两个突起物104之上。此外，掩模结构1602完全地、连续地且直接上覆在mems梳状结构(图16a所示的mems梳状结构101)的多个突起物104中的所述至少两个突起物104之上。[0081]如图17a的透视图1700a中所示，在一些实施例中，执行第二移除工艺以移除不直接位于掩模结构1602之下的第三介电层1502的多个部分。在一些实施例中，在第二移除工艺之后，第一介电层1002的部分及第二介电层1302的部分被暴露出，或换句话说，未被第三介电层1502覆盖。在一些实施例中，第二移除工艺在第三方向z上进行。举例来说，在一些实施例中，第二移除工艺是或包括垂直刻蚀。[0082]图17b示出可与图17a所示横截线aa’对应的一些实施例的剖视图1700b。[0083]如图17b的剖视图1700b中所示，在第二移除工艺之后，第三介电层1502的一部分直接保留在掩模结构1602与衬底902的最顶表面902t之间。在一些实施例中，在第一介电层1002或第二介电层1302处于被第二移除工艺移除的风险之前结束第二移除工艺。然而，在一些其他实施例中，由于第二移除工艺，第一介电层1002和/或第二介电层1302的一些上部部分被移除，这是因为第一介电层1002及第二介电层1302包含与第三介电层1502相同的材料。举例来说，在此种其他实施例中，在第二移除工艺之后，第一介电层1002和/或第二介电层1302可包括圆形表面(例如，图3所示的圆形表面304、圆形表面306)。然而，由于图14a及图14b中的平坦化工艺，第三介电层1502自对准到第一介电层1002及第二介电层1302，使得第三介电层1502实质上为平面且具有实质上恒定的厚度。因此，可更好地控制第二移除工艺来移除期望的第三介电层1502的部分，而不显著移除第一介电层1002和/或第二介电层1302。换句话说，由于在第二移除工艺之前，第一介电层1002、第二介电层1302及第三介电层1502完全地且连续地覆盖mems梳状结构(图17a所示的mems梳状结构101)的突起物104，且在第二移除工艺之后，至少第一介电层1002及第二介电层1302仍充分地覆盖并保护mems梳状结构(图17a所示的mems梳状结构101)的突起物104。因此，第二移除工艺不暴露出mems梳状结构(图17a所示的mems梳状结构101)的突起物104。[0084]如图18a的透视图1800a中所示，移除掩模结构(图17a所示的掩模结构1602)。在一些实施例中，通过湿式刻蚀或干式刻蚀移除掩模结构(图17a所示的掩模结构1602)。在一些实施例中，通过移除掩模结构(图17a所示的掩模结构1602)，mems梳状结构101、第一介电层1002、第二介电层1302及第三介电层1502实质上保持不变。[0085]图18b示出可与图18a所示横截线aa’对应的一些实施例的剖视图1800b。[0086]如图18b的剖视图1800b中所示，在一些实施例中，在移除掩模结构(图17b所示的掩模结构1602)之后，第三介电层1502对mems梳状结构(图18a所示的mems梳状结构101)的多个突起物104中的至少两个突起物104进行连接。[0087]如图19a的透视图1900a中所示，在一些实施例中，从第一介电层、第二介电层及第三介电层(图18a所示的第一介电层1002、第二介电层1302、第三介电层1502)移除衬底(图18a所示的衬底902)，从而形成排列在mems梳状结构101之上的介电衬垫结构106。介电衬垫结构106包括第一介电层、第二介电层及第三介电层(图18a所示的第一介电层1002、第二介电层1302、第三介电层1502)，并且完全地且连续地环绕mems梳状结构101的突起物104。此外，介电衬垫结构106可包括连接部分106c，连接部分106c在将mems梳状结构101的多个突起物104中的至少两个突起物104彼此连续地耦合的同时在第一方向x上延伸。介电衬垫结构106的连接部分106c包括第三介电层(图18a所示的第三介电层1502)。在一些其他实施例中，不需要连接部分106c，且因此，可省略图16a及图16b中的形成掩模结构(图16a所示的掩模结构1602)的步骤。[0088]在一些实施例中，通过刻蚀工艺移除衬底(图18a所示的衬底902)。在此种实施例中，刻蚀工艺可为湿式刻蚀或干式刻蚀。举例来说，在一些实施例中，通过在第一方向x上的垂直刻蚀完全地移除衬底(图18a所示的衬底902)。在其他实施例中，可通过在第三方向z上的垂直刻蚀局部地移除衬底(图18a所示的衬底902)。在又一些其他实施例中，可通过湿式刻蚀完全地移除衬底(图18a所示的衬底902)。然而，衬底(图18a所示的衬底902)离型(release)，不再排列在mems梳状结构101的突起物104之间。此外，在移除衬底(图18a所示的衬底902)期间，mems梳状结构101及介电衬垫结构106实质上保持不变。[0089]图19b示出可与图19a所示横截线aa’对应的一些实施例的剖视图1900b。[0090]如图19b的剖视图1900b中所示，介电衬垫结构106完全地且连续地覆盖mems梳状结构(图19a所示的mems梳状结构101)的突起物104的外表面。此外，介电衬垫结构106的连接部分106c连续地连接mems梳状结构(图19a所示的mems梳状结构101)的多个突起物104中的至少两个突起物104的上表面。[0091]如图20的透视图2000中所示，在一些实施例中，mems梳状结构101可排列在支撑衬底704之上和/或固定到支撑衬底704，且可面对附加的mems梳状结构2002，从而形成mems梳状致动器。在一些实施例中，附加的mems梳状结构2002包括与mems梳状结构101相同或相似的结构。在一些实施例中，弹簧结构706将附加的mems梳状结构2002耦合到支撑衬底704。此外，在一些实施例(未示出)中，mems梳状结构101也可经由弹簧结构耦合到支撑衬底704。此外，在一些实施例中，电信号源及控制电路可耦合到mems梳状结构101及附加的mems梳状结构2002中的每一者。因此，根据电信号，mems梳状结构101与附加的mems梳状结构2002可响应于mems梳状结构101的突起物104与附加的mems梳状结构2002的突起物104之间的静电力而在第一方向x上朝彼此移动或远离彼此移动。应理解，图20中所示的mems梳状致动器的特征(例如，支撑衬底704、附加的mems梳状结构2002、弹簧结构706等)的其他结构/设计也处于本公开的范围内。[0092]附加的mems梳状结构2002的多个突起物104被配置成适配在mems梳状结构101的多个突起物104之间。由于用于形成mems梳状结构101以及在一些实施例中附加的mems梳状结构2002的介电衬垫结构106的自对准工艺，附加的mems梳状结构2002的突起物104与mems梳状结构101的突起物104之间的碰撞得到防止。此外，由于自对准工艺，附加的mems梳状结构2002的突起物104及mems梳状结构101的突起物104被附加的mems梳状结构2002的介电衬垫结构106及mems梳状结构101的介电衬垫结构106完全地覆盖，且因此，附加的mems梳状结构2002的突起物104与mems梳状结构101的突起物104之间的短缺得到防止。因此，如图9a到图19b中所述的包括具有通过自对准工艺形成的介电衬垫结构106的mems梳状结构101的所得mems梳状致动器更可靠。[0093]图21示出形成mems梳状致动器的梳状结构的方法2100的一些实施例的流程图。[0094]尽管方法2100在以下被示出并阐述为一系列动作或事件，然而应理解，此类动作或事件的所示出的次序不应被解释为具有限制性意义。举例来说，一些动作可以不同的次序进行和/或与除本文中所示出和/或阐述的动作或事件以外的其他动作或事件同时进行。另外，可能并不需要所有所示出的动作来实施本文中所作说明的一个或多个方面或实施例。此外，本文中所绘示的一个或多个动作可在一个或多个单独的动作和/或阶段中施行。[0095]在动作2102处，在衬底中形成多个沟槽结构。每一沟槽结构从衬底的最顶表面朝衬底的最底表面延伸。图9a及图9b分别示出与动作2102对应的一些实施例的透视图900a及剖视图900b。[0096]在动作2104处，在衬底的最顶表面之上形成第一介电层。第一介电层覆盖衬底的多个内表面，衬底的多个内表面对多个沟槽结构的多个侧壁进行界定。图10a及图10b分别示出与动作2104对应的一些实施例的透视图1000a及剖视图1000b。[0097]在动作2106处，在第一介电层之上形成半导体材料。图11a及图11b分别示出与动作2106对应的一些实施例的透视图1100a及剖视图1100b。[0098]在动作2108处，移除半导体材料的多个上部部分，使得半导体材料的多个上表面位于第一介电层的多个上表面下方。图12a及图12b分别示出与动作2108对应的一些实施例的透视图1200a及剖视图1200b。[0099]在动作2110处，在半导体材料之上形成第二介电层。图13a及图13b分别示出与动作2110对应的一些实施例的透视图1300a及剖视图1300b。[0100]在动作2112处，执行平坦化工艺以移除第一介电层的部分和/或第二介电层的部分，从而暴露出衬底的最顶表面。图14a及图14b分别示出与动作2112对应的一些实施例的透视图1400a及剖视图1400b。[0101]在动作2114处，在第二介电层和/或衬底的最顶表面之上形成第三介电层。图15a及图15b分别示出与动作2114对应的一些实施例的透视图1500a及剖视图1500b。[0102]在动作2116处，对第三介电层进行图案化，以选择性地从衬底的最顶表面移除第三介电层的部分。图17a及图17b示出与动作2116对应的一些实施例的透视图1700a及剖视图1700b。[0103]在动作2118处，移除环绕半导体材料的衬底的部分。图19a示出与动作2118对应的一些实施例的透视图1900a。[0104]因此，本公开涉及一种使用自对准工艺形成用于mems梳状致动器的梳状结构的方法，以形成均匀的介电衬垫结构，介电衬垫结构环绕梳状结构的每一突起物，从而在制造期间成功地保护每一突起物，且在操作期间对每一突起物进行电绝缘。举例来说，在自对准工艺期间至少通过执行平坦化工艺以及通过形成额外的介电层，使介电衬垫结构足够薄以防止在操作期间与环绕另一梳状结构的另一介电衬垫结构碰撞，且足够厚以对梳状结构的突起物提供充分的电隔离。[0105]因此，在一些实施例中，本公开涉及一种微机电系统(mems)梳状致动器，所述mems梳状致动器包括：梳状结构，包括支撑层及多个突起物，所述支撑层包含第一材料，所述多个突起物包含所述第一材料且在第一方向上远离所述支撑层的第一表面延伸，其中所述多个突起物沿第二方向分隔开，所述第二方向与所述支撑层的所述第一表面平行；以及介电衬垫结构，连续地且完全地覆盖所述支撑层的所述第一表面及所述多个突起物的多个外表面，其中所述介电衬垫结构包括连接部分，所述连接部分连续地连接所述多个突起物中的至少两个突起物的多个最顶表面。在实施例中，所述介电衬垫结构的所述连接部分具有为平面的最顶表面，且其中与所述第一方向及所述第二方向垂直的第三方向和所述连接部分的所述最顶表面正交。在实施例中，所述介电衬垫结构的所述连接部分与所述多个突起物中的至少一个突起物间隔开。在实施例中，所述梳状结构还包括第四突起物，在所述第一方向上从所述支撑层的所述第一表面突起且在所述第二方向上与所述多个突起物间隔开，其中所述介电衬垫结构连续地且完全地覆盖所述第四突起物的多个外表面，且其中所述多个突起物中的第三突起物最邻近所述第四突起物，其中所述介电衬垫结构的第一部分完全地覆盖所述第三突起物的第一侧壁，其中所述介电衬垫结构的第二部分完全地覆盖所述第四突起物的第二侧壁，且其中所述第一部分的最外侧壁与所述第二部分的最外侧壁间隔开第一距离，其中所述第一距离是在所述第二方向上测量，且其中当在与所述第一方向及所述第二方向垂直的第三方向上测量时，所述第一距离大约恒定。在实施例中，所述介电衬垫结构的第三部分覆盖所述第四突起物的第一侧壁，其中所述介电衬垫结构的所述第三部分在所述第二方向上与所述介电衬垫结构的所述第二部分间隔开第二距离，其中所述第二距离是在所述第二部分的所述最外侧壁与所述介电衬垫结构的所述第三部分的最外侧壁之间测量，且其中所述第二距离小于所述第一距离。在实施例中，所述介电衬垫结构包含二氧化硅。[0106]在其他实施例中，本公开涉及一种微机电系统(mems)梳状致动器，所述mems梳状致动器包括：梳状结构，包括支撑层以及第一突起物及第二突起物，所述支撑层包含半导体材料，所述第一突起物及第二突起物包含所述半导体材料，在第一方向上远离所述支撑层延伸，且在与所述第一方向正交的第二方向上彼此隔开；以及介电衬垫结构，排列在所述梳状结构之上且包括第一侧壁部分及第二侧壁部分，所述第一侧壁部分完全地覆盖所述第一突起物的第一侧壁，所述第二侧壁部分完全地覆盖所述第一突起物的第二侧壁，其中所述第一侧壁部分及所述第二侧壁部分分别具有在所述第二方向上测量的均匀的厚度，且其中环绕所述第一突起物的且在所述第二方向上测量的所述介电衬垫结构的最大距离是在背对所述第一突起物的所述第一侧壁部分的外侧壁与所述第二侧壁部分的外侧壁之间。在实施例中，所述梳状结构还包括第三突起物，包含所述半导体材料且在所述第一方向上远离所述支撑层延伸，其中所述第二突起物排列在所述第一突起物与所述第三突起物之间。所述介电衬垫结构还包括连接部分，将所述第二突起物的最顶表面直接连接到所述第三突起物的最顶表面，其中第三方向与所述第二突起物的所述最顶表面及所述第三突起物的所述最顶表面正交，且其中所述第三方向与所述第一方向及所述第二方向垂直。在实施例中，所述连接部分完全地覆盖所述第二突起物的所述最顶表面及所述第三突起物的所述最顶表面。在实施例中，所述介电衬垫结构还包括顶部部分，排列在所述第一突起物的最顶表面上，其中所述顶部部分将所述第一侧壁部分耦合到所述介电衬垫结构的所述第二侧壁部分，其中第三方向与所述第一突起物的所述最顶表面正交，其中所述第三方向与所述第一方向及所述第二方向垂直。在实施例中，第二距离等于在所述第二方向上测量的所述顶部部分的最大尺寸，且其中所述第二距离约等于所述最大距离。在实施例中，所述介电衬垫结构的所述顶部部分包括第一圆形表面，所述第一圆形表面将所述顶部部分的最顶表面耦合到所述第一侧壁部分的所述外侧壁，且其中所述介电衬垫结构的所述顶部部分还包括第二圆形表面，所述第二圆形表面将所述顶部部分的所述最顶表面耦合到所述第二侧壁部分的所述外侧壁。在实施例中，所述半导体材料包括多晶硅。[0107]在又一些其他实施例中，本公开涉及一种形成梳状结构的方法，所述方法包括：在衬底中形成从所述衬底的最顶表面朝所述衬底的最底表面延伸的多个沟槽结构；在所述衬底的所述最顶表面之上形成第一介电层，其中所述第一介电层覆盖所述多个沟槽结构的多个内表面，所述沟槽结构的所述多个内表面由所述衬底的多个内表面界定；在所述第一介电层之上形成半导体材料；移除所述半导体材料的多个上部部分，以在所述多个沟槽结构内形成包括多个突起物的梳状结构；在所述梳状结构之上形成第二介电层；执行平坦化工艺以移除所述第一介电层的部分和/或所述第二介电层的部分，从而暴露出所述衬底的所述最顶表面；在所述第二介电层之上和/或所述衬底的所述最顶表面之上形成第三介电层；对所述第三介电层进行图案化，以从所述衬底的所述最顶表面移除所述第三介电层的多个部分；以及移除所述衬底的多个部分。在实施例中，对所述第三介电层进行图案化包括：直接在所述多个突起物中的至少两个突起物之上形成掩模结构；执行刻蚀工艺，以移除排列在所述衬底的所述最顶表面之上的所述第三介电层的多个部分，其中所述第三介电层的所述多个部分不被所述掩模结构覆盖；以及移除所述掩模结构。在实施例中，在所述执行所述刻蚀工艺之后，不位于所述掩模结构正下方的所述第一介电层的最顶表面、所述第二介电层的最顶表面及所述第三介电层的最顶表面不在所述衬底的所述最顶表面上方延伸。在实施例中，所述形成所述第二介电层包括热氧化工艺。在实施例中，所述形成所述第二介电层包括化学气相沉积工艺。在实施例中，在移除所述半导体材料的所述多个上部部分之后，所述多个突起物的多个最顶表面位于所述衬底的所述最顶表面下方。在实施例中，所述第一介电层、所述第二介电层及所述第三介电层包含相同的材料。[0108]以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员也应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。