微机电装置及其形成方法与流程

1.本发明涉及一种微机电装置及其形成方法，尤其是一种应用于声学领域的微机电装置及其形成方法。背景技术：2.微机电(micro-electromechanical system,mems)装置是利用现有的半导体制程来制造的微小机械元件，透过半导体技术例如沉积或选择性蚀刻材料层等方式完成具有微米尺寸的机械元件。微机电装置可利用电磁(electromagnetic)、电致伸缩(electrostrictive)、热电(thermoelectric)、压电(piezoelectric)或压阻(piezoresistive)等效应进行操作，而兼具电子及机械的双重功能，因此，常应用于微电子领域，如加速器(accelerometer)、陀螺仪(gyroscope)、反射镜(mirror)或声学传感器(acoustic sensor)等。3.近年来，由于无线蓝牙(true wireless stereo,tws)耳机的快速发展，可将微机电系统加速器产品用于感测声音的振动，为声学换能器带来新的视野。将微机电系统加速器产品设置于该无线蓝芽耳机内，可让该无线蓝芽耳机即使处于噪声高或噪声较多的周围环境下依然能有效地撷取声音。然而，因微机电系统加速器产品目前较普遍应用于手机领域，因此，其结构设计上多偏向厚而大，以致并不能满足无线蓝芽耳机微型化的设计需求。如此，目前仍然需要一种新设计的微机电系统加速器以应用于声学领域。技术实现要素：4.本发明提供一种微机电装置及其形成方法，该微机电装置具有微型化的检测质量块(proof mass)，其厚度相对小于基底的厚度，因此，该微机电装置可应用于无线蓝牙耳机，从而辅助麦克风的语音振动。5.为达上述目的，本发明的一实施例提供一种微机电装置，包括：一基底，具有一第一表面以及相对于该第一表面的一第二表面；一沟槽，设置于所述基底内，且延伸于所述第一表面以及所述第二表面之间；一互连结构，设置于所述基底的所述第一表面上，且位于所述沟槽的上方；以及，一质量块，设置于所述沟槽内并连接所述互连结构，该质量块的厚度小于所述基底的厚度。6.为达上述目的，本发明的另一实施例提供一种微机电装置的形成方法，包括：提供一基底，该基底具有一第一表面以及相对于该第一表面的一第二表面；于所述基底内形成一沟槽，该沟槽延伸于所述第一表面以及所述第二表面之间；于所述基底的所述第一表面上形成一互连结构，该互连结构位于所述沟槽的上方；以及，于所述沟槽内形成一质量块，该质量块连接所述互连结构，该质量块的厚度小于所述基底的厚度。附图说明7.图1为本发明具体实施例的一微机电装置(mems device)于形成了互连结构(interconnection structure)后的剖面示意图。8.图2为本发明一微机电装置于形成屏蔽层后的剖面示意图。9.图3为本发明一微机电装置于进行一蚀刻制程后的剖面示意图。10.图4为本发明一微机电装置于进行另一蚀刻制程后的剖面示意图。11.图5为本发明一微机电装置于装置释放后的剖面示意图。12.图6为本发明一微机电装置于形成互连结构后的剖面示意图。13.图7为本发明一微机电装置于进行一蚀刻制程后的剖面示意图。14.图8为本发明一微机电装置于装置释放后的剖面示意图。15.附图标记说明：100：基底101、301：第一表面102、302：第二表面103、303：沟槽103a、120a、303a、313a：开口105、305：质量块110、320：氧化层111、313c、321：底切部分120：第一屏蔽层130、330：保护层140：第二屏蔽层140a、313b：图案200：互连结构210：悬挂区域201：介电层203：金属层205：连接垫207：穿孔300：硅覆绝缘基底311：第一半导体层313：绝缘层315：第二半导体层340：屏蔽层t1、t2、t3、t4、t5、t2’：厚度具体实施方式16.下面结合附图和具体的实施方式对本发明作进一步说明。17.为使本领域技术人员能更进一步了解本发明，后续特列举本发明的数个较佳实施例，并配合附图，详细说明本发明的技术方案、所解决的技术问题及所能达到的技术效果。并且，本领域技术人员能在不脱离本发明精神的前提下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。18.本发明中针对「第一部件形成在第二部件上或上方」的叙述，其可以是指「第一部件与第二部件直接接触」，也可以是指「第一部件与第二部件之间另存在有其他部件」，致使第一部件与第二部件并不直接接触。此外，本发明中的各种实施例可能使用重复的元件符号和/或文字注记。使用这些重复的元件符号与文字注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」、「在...之上」、「低」、「高」、「下方」、「上方」、「之下」、「之上」、「底」、「顶」和类似词汇时，为便于叙述，其用法均在于描述附图中一个部件或特征与另一个(或多个)部件或特征的相对关系。除了附图中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在制作过程中、使用中以及操作时的可能摆向。举例而言，当半导体装置被旋转180度时，原先设置于其他部件「上方」的某部件便会变成设置于其他部件「下方」。因此，随着半导体装置的摆向的改变(旋转90度或其它角度)，用以描述其摆向的空间相关叙述亦应通过对应的方式予以解释。19.虽然本发明使用第一、第二、第三等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解此等元件、部件、区域、层、及/或区块不应被此等用词所限制。此等用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不意含及代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块亦可以第二元件、部件、区域、层、或区块等词称之。20.本发明中所提及的「约」或「实质上」等用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」之含义。21.请参考图1至图5，绘示了本发明第一实施例中微机电装置的形成方法的过程示意图。首先，如图1所示，提供一基底100，例如一块状硅基底(bulk silicon substrate)，基底100例如包含单晶硅、多晶硅、非晶硅或其他合适的材质。在一实施例中，该基底100的厚度t1可约为400微米(micrometers,μm)至500微米，但并不限于此。基底100具有两相对表面，如图1所示的第一表面101以及第二表面102，基底100的第一表面101上还依序形成有一氧化层110以及一互连结构200。氧化层110例如包含氧化硅(silicon oxide,sio)或二氧化硅(silicon dioxide,sio2)，而互连结构200则可以是利用沉积及/或选择性蚀刻材料层等现有的半导体制程所制造的任何合适的半导体结构。在一实施例中，该互连结构200包含堆栈于第一表面101上的至少一介电层201，埋设在至少一介电层201内的至少一金属层203，以及电连接至少一金属层203的至少一连接垫205，如图1所示，其中，至少一介电层201例如包含氮化硅(silicon nitride,sin)、氮化铝(aluminum nitride,aln)或氮氧化硅(silicon oxynitride,sion)等介电材质，至少一金属层203例如包含铜(copper,cu)、钼(molybdenum,mo)、钨(tungsten,w)或铝(aluminum,al)等金属材质，但不以此为限。22.需注意的是，互连结构200进一步包含设置在一悬挂区域210内的一穿孔207，藉此，设置在悬挂区域210内的一结构则可在后续制程中与基底100部分分离而构成一悬挂结构(suspended structure,未绘示)。举例来说，悬挂结构可进一步包含由上而下依序堆栈于互连结构200内的一顶电极(top electrode,未绘示)、一压电层(piezoelectric layer,未绘示)以及一底电极(bottom electrode,未绘示)，进而能够在后续制程中以特定频率振动。在本实施例中，该悬挂结构可包含悬臂(cantilever)、隔膜(diaphragm)等类似结构，但并不限于此。23.接着，在互连结构200的顶表面上形成一保护层130，保护层130例如包含氧化硅或二氧化硅，以用于保护设置在互连结构200内的元件。并且，在基底100的第二表面上依序形成第一屏蔽层120以及第二屏蔽层140，如图2所示，以在后续制程中分别用于定义沟槽(cavity)以及质量块(proof mass)。具体来说，第一屏蔽层120上具有一开口120a，开口120a对应于设置在第一表面101上的互连结构200的悬挂区域210，藉此，第二表面102上对应于悬挂区域210的一部分即可自开口120a暴露出，如图2所示。在一实施例中，开口120a的尺寸或直径例如是约为100微米至150微米，但不以此为限。第二屏蔽层140系堆栈在第一屏蔽层120上，第二屏蔽层140包含设置在开口120a内的一图案140a。换言之，第二屏蔽层140的一部分是直接设置在第一屏蔽层120上，并完全重叠于第一屏蔽层120的顶表面，而第二屏蔽层140的另一部分则设置在第一屏蔽层120所暴露出的该部分上，如图2所示。在本实施例中，第一屏蔽层120较佳系包含与第二屏蔽层140的材质具不同蚀刻选择比的材质，举例来说，第一屏蔽层120可包含氧化硅，而第二屏蔽层140则可包含一光阻材质，但不限于此。并且，第一屏蔽层120的材质较佳系与氧化层110的材质相同，或者，系与氧化层110的材质具有相同的蚀刻选择比。24.如图3所示，在基底100的背侧即第二表面102所在侧进行一蚀刻制程，例如是一非等向性干蚀刻制程，同时透过第一屏蔽层120以及第二屏蔽层140移除部分的基底100至达到一定深度。需注意的是，在第二屏蔽层140的覆盖下，被图案140a盖在下方的基底100不会在蚀刻的过程被移除，因而可在开口120a的范围内形成部分突出的一轮廓，如图3所示。较佳地，被移除的该部分的深度大体上可等同于后续所形成的质量块的预定厚度。在一实施例中，被移除的该部分的该深度例如约为50微米至100微米，由此，图3所示的突出轮廓即具有约为50微米至100微米的厚度t4，但不以此为限。本领域技术人员应可轻易理解，在前述的蚀刻制程中通过该蚀刻制程而达到的一定深度应可依据后续所形成的质量块的所需厚度进一步调整，而不以前述数值为限。25.然后，如图4所示，移除第二屏蔽层140，并且在基底100的该背侧(即第二表面102所在侧)进行另一蚀刻制程，例如是一非等向性干蚀刻制程，顺着前述的该突出轮廓进一步向下蚀刻，移除基底100直至暴露出下方的氧化层110。由此，即可在基底100内形成一沟槽103，沟槽103系延伸于基底100的两相对表面(第一表面101以及第二表面102)之间，而具有与基底100的厚度t1相同的一深度，并且，通过前述的该突出轮廓，可在沟槽103内形成一质量块105。如此，可同时形成沟槽103以及质量块105，并且使得沟槽103以及质量块105均可对应于设置在第一表面101上的互连结构200的悬挂区域210，如图4所示。其中，质量块105的厚度t2约为50微米至100微米，而沟槽103在邻接悬挂区域210的底面处则具有一开口103a。26.随后，利用相对于质量块105以及基底100的蚀刻选择进行另一蚀刻制程，以同时移除第一屏蔽层120以及自基底100、质量块105所暴露出的氧化层110，使得位于下方的悬挂区域210的该底面可被暴露出来。举例来说，第一屏蔽层120以及氧化层110的材质(例如氧化硅)相对于质量块105以及基底100的材质(例如硅)的蚀刻选择比例如是大于10，约为10至20，但不以此为限。由此操作下，悬挂区域210的该底面即可自沟槽103部分暴露出，如图5所示，而质量块105则可因此设置在悬挂区域210的该底面上，使得一部分的氧化层110被夹设于悬挂区域210以及质量块105之间。需注意的是，在完全移除第一屏蔽层120并部分移除氧化层110的过程中，剩余的氧化层110的侧壁还可稍微被一并移除，从而形成如图5所示的底切(under cut)部分111。此外，在移除第一屏蔽层120以及氧化层110的过程中，质量块105的顶部也会被稍微移除，因此，在该另一蚀刻制程进行之后，质量块105可能具有一个较小的厚度t2’。较佳地，厚度t2’相较于原始的厚度t2例如是约减少不超过1至10％的程度，以避免过度影响质量块105的整体重量。然后，再进一步移除保护层130，以释放位于互连结构200的悬挂区域210内的该悬挂结构，使得该悬挂结构的一侧不与基底100相连而呈现一端悬空的态样，如图5所示。在一实施例中，保护层130的移除可选择在移除第一屏蔽层120以及氧化层110的制程中一并进行，但不限于此。在另一个实施例中，保护层130的移除也可以选择在移除第一屏蔽层120以及氧化层110之后，再通过另一蚀刻制程额外进行。27.由此，即可形成本发明第一实施例中的微机电装置。在本实施例中，该微机电装置包含设置在互连结构200的悬挂区域210内的悬挂结构、沟槽103以及质量块105，因而可作为一微机电系统加速器，通过该悬挂结构内设置的压电层在接收到声波或电信号时产生相应的振动，并通过质量块105调整该悬挂结构，使得该悬挂结构具有能符合所需感测之音频范围的共振频率。值得注意的是，本实施例的质量块105由一部分的基底100制成，因而具有与基底100相同的材质以及与基底100相比较小的尺寸，使得质量块105的厚度t2’远比基底100的厚度t1来得薄，例如是约为基底100的厚度t1的1/4至1/8。如此，本发明中具有微型化质量块105的微机电装置能够应用于无线蓝芽耳机，从而辅助麦克风的语音振动。28.本领域普通技术人员也应了解，本发明的微机电装置及其形成方法并不限于前述，而可具有其他态样或变化。下文将针对本发明微机电装置及其形成方法的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重覆赘述。此外，本发明之各实施例中相同之元件系以相同之标号进行标示，以利于各实施例间互相对照。29.本发明的另一实施例中另提供了一种微机电装置及其形成方法，以进一步改善沟槽尺寸或质量块尺寸的准确性，并且，还能使得该质量块在该沟槽内的设置定位可更为精确。由于本发明是通过一次性的蚀刻制程直接自基底100的第二表面102部分移除基底100至一定深度，一次性地形成深度约达300微米至350微米的沟槽，所以在某些情况下，当在形成如图4以及图5所示的沟槽103以及质量块105时，沟槽103的尺寸或大小可能会在该蚀刻制程中产生明显的变异。所形成的沟槽103可能会形成如图4以及图5所示的倾斜侧壁，而该倾斜侧壁的倾斜角度的变化则会导致沟槽103的开口103a的尺寸变异。举例来说，若是沟槽103侧壁的倾斜角度相差到1度，则沟槽103的开口103a在基底100的第一表面101处的孔径则会相差到10微米以上，如此可能会衍生灵敏度不佳或感测准确性较差等问题。另一方面，质量块105的厚度t2’减少有时亦可能导致感测准确性降低的问题。若是质量块105损失的厚度过大，或是其损失的厚度无法一致，则依据下方的公式(i)，该微机电装置的最小感测信号(amin)也会因此变化。在此情况下，由前述形成方法所获得的微机电装置将面临沟槽或质量块尺寸变异而不具一致性的冲击，无法有效率地进行大规模的量产。公式(i)中，κb为博尔茨曼常数(boltzmann’s constant)；t为绝对温度；ω0为共振频率；mi为传感器的质量；q为质量系数。30.请参考图6至图8，绘示了本发明第二实施例中微机电装置的形成方法的示意图。本实施例的形成方法在步骤上大体上与前述实施例相似，而相似之处不再赘述。而本实施例与前述实施例之间的主要区别在于，本实施例提供一硅覆绝缘基底(silicon-on-insulator substrate,soi substrate)300来形成该微机电装置。31.如图6所示，首先，提供一硅覆绝缘基底300，其进一步包含由下而上依序堆栈的一第一半导体层311、一绝缘层313以及一第二半导体层315，其中，第一半导体层311以及第二半导体层315例如包含单晶硅、多晶硅、非晶硅或其他合适的材质等，而绝缘层313则例如包含氧化硅或二氧化硅等材质。具体来说，硅覆绝缘基底300的厚度与前述实施例中基底100的厚度优选是相同的，因此厚度同样以t1表示、约为400微米至500微米，其中，第一半导体层311的厚度t3例如是约为350微米至400微米，而第二半导体层315的厚度t5则约为50微米至100微米，但不以此为限。在一实施例中，硅覆绝缘基底300可经由以下方式形成。首先，分别氧化两半导体层(未绘示)的表面、再黏合该两半导体层的氧化表面、并将该两半导体层的其中之一薄化至一定厚度，该厚度例如约为50微米至100微米，但不以此为限。较佳地，第二半导体层315的厚度t5可等同于后续所形成的质量块的预定厚度，如50微米等，但不以此为限。本领域技术人员应可轻易理解前述第二半导体层315的厚度还可进一步依据实际产品所需的感测灵敏度而调整(依据前述的公式(i))，而不以前述数值为限。32.此外，硅覆绝缘基底300具有两相对表面，例如是如图6所示的第一表面301以及第二表面302。第一表面301上还依序形成有一氧化层320以及一互连结构200。氧化层320较佳系包含与绝缘层313具相同的蚀刻选择比的材质，如氧化硅或二氧化硅等，但不限于此，并且，氧化层320与绝缘层313还可具有相同的厚度。接着，于互连结构200的顶表面上形成一保护层330，以保护设置在互连结构200内的元件，而保护层330可同样包含氧化硅或二氧化硅等材质。需注意的是，关于本实施例中互连结构200的细部特征大体上与前述第一实施例相同，容不再赘述。而另需注意的是，硅覆绝缘基底300的绝缘层313内还设置有一开口313a以及一图案313b，而开口313a以及图案313b的设置位置均对应于互连结构200的悬挂区域210，如图6所示。其中，开口313a系用于定义后续制程中所欲形成的一沟槽，故开口313a的尺寸较佳为该沟槽的预定尺寸，例如是约为100微米至150微米，但不以此为限。而图案313b则是设置在开口313a之内，用于定义后续制程中所欲形成的一质量块的形成位置，故图案313b的尺寸较佳为该质量块的预定尺寸。换言之，本实施例系将前述实施例中用来定义沟槽103的第一屏蔽层120的开口120a以及用来定义质量块105的第二屏蔽层140的图案140a整合于一单一膜层中，即整合于硅覆绝缘基底300的绝缘层313内。并且，在本实施例中，用于形成该沟槽以及该质量块的屏蔽层是在其他元件(如互连结构200或氧化层320等)形成之前即预先形成，其形成的时机点甚至早在将两半导体层(第一半导体层311以及第二半导体层315)相互黏合成硅覆绝缘基底300之前。在一实施例中，硅覆绝缘基底300的绝缘层313可经由以下方式形成，首先，氧化两半导体层(未绘示)的表面，接着将该两半导体层的氧化表面图案化，最后黏合该两半导体层的该氧化表面而形成硅覆绝缘基底300。33.然后，在硅覆绝缘基底300的第二表面302上形成一屏蔽层340，屏蔽层340具有可对应于悬挂区域210的一开口(未绘示)，以用于在硅覆绝缘基底300内形成一沟槽。在一实施例中，该开口的尺寸可约为100微米至150微米，但不以此为限。屏蔽层340例如包含氧化硅或二氧化硅等材质，但不以此为限，而在另一实施例中，屏蔽层340亦可选择包含其他合适的材质。34.接着，如图7所示，透过屏蔽层340进行一蚀刻制程，例如是一非等向性干蚀刻制程，自硅覆绝缘基底300的背侧即第二表面302的所在侧部分移除硅覆绝缘基底300至一预定深度，直到暴露氧化层320或是下方绝缘层313的图案313b。换言之，该蚀刻制程是利用氧化层320以及绝缘层313作为一蚀刻停止层，而在硅覆绝缘基底300内形成沟槽303，使得沟槽303可延伸于硅覆绝缘基底300的两相对表面(第一表面301以及第二表面302)之间，并对应于设置在第一表面301上之互连结构200的悬挂区域210。由此，沟槽303即可具有与硅覆绝缘基底300的厚度t1相同的一深度，而沟槽303在邻接悬挂区域210的底面处则具有一开口303a，并且，开口303a的尺寸可准确地控制在100微米至150微米左右。同时，在进行该蚀刻制程时，因一部分的第二半导体层315系被遮挡于绝缘层313的图案313b之下，该部分即可在沟槽303内形成一质量块305，如图7所示。在此设置下，质量块305的厚度t2(约为50微米至100微米)则可通过第二半导体层315的厚度准确地控制，并且，质量块305的设置位置亦可透过图案313b在绝缘层313内的位置而一并准确地控制。35.后续，进行另一蚀刻制程，例如是一等向性湿蚀刻制程，以同时移除屏蔽层340、图案313b以及部分暴露的氧化层320，使得下方互连结构200的悬挂区域210的该底面可进一步被暴露出而与沟槽303相连接，如图8所示。如此，质量块305即是设置在悬挂区域210的该底面上，使得部分的氧化层320夹设在悬挂区域210以及质量块305之间。需注意的是，在进行该另一蚀刻制程时，剩余的氧化层320以及绝缘层313的侧壁可一并稍微地被移除，从而形成如图8所示的底切部分321、313c。而后，则移除保护层330，以释放互连结构200的悬挂区域210内的该悬挂结构，使得该悬挂结构的一侧可不与硅覆绝缘基底300相连而呈现一端悬空的态样，如图8所示。在一实施例中，保护层330可选择在进行该等向性湿蚀刻制程时一并被移除，但并不限于此，在另一个实施例中，保护层330亦可以选择单独地通过另一蚀刻制程进行移除。36.由此，即可形成本发明第二实施例中的微机电装置。在本实施例中，该微机电装置包含设置在互连结构200的悬挂区域210内的悬挂结构、沟槽303以及质量块305，同样可作为一微机电系统加速器，通过该悬挂结构内设置的压电层而在接收到声波或电信号能够振动，并通过质量块305调整该悬挂结构，使得该悬挂结构具有能符合所需感测的音频范围的共振频率。值得说明的是，在本实施例中，用于定义沟槽303以及质量块305的屏蔽层等已在制程之初即预先整合于硅覆绝缘基底300的绝缘层313内，因而可更为准确地控制沟槽303以及质量块305的尺寸，以及质量块305在沟槽303内的设置位置等，进而改善该微机电装置灵敏度以及感测准确度。此外本实施例的质量块305同样由部分的硅覆绝缘基底300制成，而具有与硅覆绝缘基底300(即硅覆绝缘基底300的第一半导体层311)相同的材质，以及与硅覆绝缘基底300相比较小的尺寸，例如是约为硅覆绝缘基底300的厚度的1/4至1/8。因此，本发明中具有微型化质量块305的微机电装置能够应用于无线蓝芽耳机，从而辅助麦克风的语音振动。37.整体来说，本发明提供了一种具有微型化检测质量块的微机电装置，其中，该微机电装置的质量块由一部分的基底所形成，从而可获得与该基底相同的材料并具有与该基底相比较为微小的尺寸。该质量块的尺寸约为该基底尺寸的1/4至1/8，因此，本发明中具有微型化检测质量块的该微机电装置可应用于无线蓝芽耳机，进而辅助麦克风的语音振动。38.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。