具有腔体的硅基板以及使用了该硅基板的腔体SOI基板的制作方法

本技术涉及用于mems(microelectro mechanical systems，微机电系统)器件等的具有腔体的硅基板以及使用了该硅基板的腔体soi(silicon on insulator，绝缘体上的硅)基板。特别是，涉及通过硅氧化膜将具有腔体的第1硅基板和第2硅基板进行了接合的腔体soi基板(c-soi基板)。

背景技术：

1、以往，已知有在硅基板包含压电元件的mems器件。作为该mems器件，有将具有腔体的第1硅基板和第2硅基板进行了接合的腔体soi基板。例如，公开了如下结构，即，在作为构成腔体soi基板的两片硅基板中的一者的第1硅基板设置有腔体，在第1硅基板和第2硅基板的接合部设置有硅氧化膜(sio2)(例如，参照专利文献1)。

2、此外，公开了如下内容，即，使形成在作为soi基板的操作晶片的硅基板的背面的硅氧化膜(sio2)的厚度和形成在作为操作晶片的硅基板的表面的硅氧化膜(sio2)的厚度相同，或者减少厚度差，由此抑制soi基板的翘曲(例如，参照专利文献2)。

3、进而，公开了如下内容，即，将设置在构成soi基板的两片硅基板的氧化膜的厚度设为不同的厚度，并使成为活性层的硅基板的氧化膜比另一个硅基板的氧化膜厚，由此抑制soi基板的翘曲(例如，参照专利文献3)。

4、在先技术文献

5、专利文献

6、专利文献1：日本特开2015-123547号公报

7、专利文献2：日本特开2011-176097号公报

8、专利文献3：日本特开平9-45882号公报

技术实现思路

1、实用新型要解决的课题

2、像后面叙述的那样，本实用新型的发明人们发现了如下问题，即，如果是专利文献1记载的腔体soi基板，则在具有腔体的硅基板中会发生翘曲。

3、在专利文献2和专利文献3公开的实用新型涉及不具有腔体的soi基板，虽然能够实现对soi基板的翘曲的抑制，但是难以抑制腔体soi基板的翘曲。

4、因此，本实用新型的目的在于，提供一种抑制了翘曲的发生的具有腔体的硅基板。

5、用于解决课题的技术方案

6、本实用新型涉及的具有腔体的硅基板具有：第1面，具有腔体；以及第2面，与所述第1面对置，其中，

7、所述硅基板具有：

8、第1硅氧化膜，设置在所述第1面，厚度为d1；

9、第2硅氧化膜，设置在所述腔体的底面，厚度为d2；以及

10、第3硅氧化膜，设置在所述第2面，厚度为d3，

11、关于厚度d1、d2、d3，满足d1≤d3且d1＜d2的第1关系式、或d3＜d1且d2＜d1的第2关系式中的任一者，

12、所述第1硅氧化膜、第2硅氧化膜以及第3硅氧化膜为热氧化膜。

13、本实用新型涉及的腔体soi基板具备：

14、上述的具有腔体的硅基板；以及

15、硅基板，与所述具有腔体的硅基板的所述第1面接合。

16、本实用新型涉及的腔体soi基板具备第1硅基板以及与所述第1硅基板的所述第1面接合的第2硅基板，

17、所述第1硅基板具有：第1面，具有腔体；以及第2面，与所述第1面对置，

18、所述第1硅基板具有：第1硅氧化膜，设置在所述第1面，厚度为d1；第2硅氧化膜，设置在所述腔体的底面，厚度为d2；以及第3硅氧化膜，设置在所述第2面，厚度为d3，

19、关于厚度d1、d2、d3，满足d1≤d3且d1＜d2的第1关系式、或d3＜d1且d2＜d1的第2关系式中的任一者。

20、实用新型效果

21、根据本实用新型涉及的具有腔体的硅基板以及使用了该硅基板的腔体soi基板，能够降低腔体soi基板中的翘曲。

技术特征：

1.一种具有腔体的硅基板，具有：第1面，具有腔体；以及第2面，与所述第1面对置，其特征在于，

2.一种腔体soi基板，其特征在于，具备：

3.一种腔体soi基板，其特征在于，

技术总结本技术提供一种抑制了翘曲的发生的、具有腔体的硅基板以及使用了该硅基板的腔体SOI基板。具有腔体的硅基板具有：第1面，具有腔体；以及第2面，与所述第1面对置，所述硅基板具有：第1硅氧化膜，设置在第1面，厚度为d1；第2硅氧化膜，设置在腔体的底面，厚度为d2；以及第3硅氧化膜，设置在第2面，厚度为d3，关于厚度d1、d2、d3，满足d1≤d3且d1＜d2的第1关系式、或d3＜d1且d2＜d1的第2关系式中的任一者，所述第1硅氧化膜、第2硅氧化膜以及第3硅氧化膜为热氧化膜。技术研发人员：岸本谕卓受保护的技术使用者：株式会社村田制作所技术研发日：技术公布日：2024/2/21