时间间隔测量电路的校准方法与校准处理设备

本发明涉及领域时间间隔测量领域，尤其涉及一种时间间隔测量电路的校准方法与校准处理设备。

背景技术：

1、时间间隔测量电路可理解为用于测量start信号与stop信号之间时间间隔的电路，其中可包含tdc电路。其中，时间数字转换器(time-to-digital converter,tdc)，可理解为能够对输入的开始信号、接收信号的时间间隔进行检测的任意电路，该开始信号、接收信号可基于触发脉冲的上升沿、下降沿而产生。

2、在使用时间间隔测量电路之前，需要对时间间隔测量电路进行校准，校准过程中，通常只对延时线路中延时器的延时多少进行校准，然而，在部分时间间隔测量电路中，会在tdc电路中引入游标延时控制的机制，而游标延时控制将会带来较大的延时，现有技术中，缺乏对游标带来的延时进行校准的方案。

技术实现思路

1、本发明提供一种时间间隔测量电路的校准方法与校准处理设备，以解决缺乏对游标带来的延时进行校准的方案的问题。

2、根据本发明的第一方面，提供了一种时间间隔测量电路的校准方法，

3、所述时间间隔测量电路包括第一级tdc电路；

4、所述第一级tdc电路包括第一环形延时链、第二环形延时链、第一计数器、第二计数器；所述第一环形延时链包括呈环形连接的n个第一延时器，所述第二环形延时链包括呈环形连接的n个第二延时器；所述第一计时器、所述第二计数器分别用于对所述第一环形延时链、第二环形延时链的信号传递圈数进行计数，输出对应的计数信息；其中的n为大于或等于1的整数；

5、所述校准方法，包括：对所述第一级tdc电路进行至少一次校准；其中，对所述第一级tdc电路的第l次校准，包括：

6、多次确定一个或多个第一延时器及其对应的第二延时器作为待校准第一延时器与待校准第二延时器；其中，每次所确定的待校准第一延时器比上一次所确定的待校准第一延时器多一个；

7、每次确定所述待校准第一延时器与所述待校准第二延时器后，均在所述待校准第一延时器与所述待校准第二个延时器形成游标引入的游标延时差的情况下，向所述第一环形延时链与所述第二环形延时链输入校准脉冲，并基于预设的固定时间内所述第一计数器与所述第二计数器输出的校准时计数信息，校准确定所述待校准第一延时器与所述待校准第二延时器间游标引入的实际延时差；

8、其中的l为大于或等于1的整数。

9、可选的，基于预设的固定时间内所述第一计数器与所述第二计数器输出的校准时计数信息，校准确定所述待校准第一延时器与所述待校准第二延时器间游标引入的实际延时差，包括：

10、获取所述第一计数器输出的校准时第一计数信息，以及所述第二计数器输出的校准时第二计数信息；

11、计算所述第一计数信息的倒数作为第一振荡周期，所述第二计数信息的倒数作为第二振荡周期；

12、计算所述第一振荡周期与所述第二振荡周期的差值作为所述实际延时差。

13、可选的，所述第一级tdc电路还包括n个第一仲裁器，每个第一仲裁器用于比较对应的第一延时器与第二延时器所传递信号的相位先后关系，得到对应的比较信息；

14、对所述第一级tdc电路的至少一次校准还包括第j次校准，其中包括：

15、所述第一环形延时链与所述第二环形延时链配置为理论上执行相同延时，且向所述第一环形延时链与所述第二环形延时链输入相位差为0的第一校准信号的情况下，基于所述第一仲裁器输出的第一比较信息，对所述第一级tdc电路进行校准。

16、可选的，所述第一仲裁器所输出的第一比较信息为：

17、第一电平，表征对应的第一延时器所传递信号的相位超前于对应的第二延时器；或者：

18、第二电平，表征对应的第一延时器所传递信号的相位落后于对应的第二延时器；

19、基于所述第一仲裁器输出的第一比较信息，对所述第一级tdc电路进行校准，包括：

20、针对其中任意第k个第一仲裁器，均通过调节对应的第k个第一延时器与第k个第二延时器所实现的延时，控制所述第k个第一仲裁器所输出的第一比较信息的电平的平均值匹配于所述第一电平与所述第二电平的平均值。

21、可选的，所述时间间隔测量电路还包括第二级tdc电路；

22、所述第二级tdc电路包括：第一延时线路、第二延时线路与m个第二仲裁器，所述第一延时线路包括依次连接的m个第三延时器，所述第二延时线路包括依次连接的m个第四延时器；每个第二仲裁器用于比较对应的第三延时器与第四延时器所传递信号的相位的先后关系，得到对应的比较信息；其中的m为大于或等于1的整数；

23、所述校准方法包括：

24、对所述第二级tdc电路进行至少一次校准，其中，对所述第二级tdc电路的一次校准包括：

25、所述第一延时线路与所述第二延时线路配置为理论上执行相同延时，且向所述第一延时线路与所述第二延时线路输入相位差为0的第二校准信号的情况下，基于所述第二仲裁器输出的第二比较信息，对所述第一级tdc电路进行校准。

26、可选的，所述第二比较信息为：

27、第三电平，表征对应的第三延时器所传递信号的相位超前于对应的第四延时器；或者：

28、第四电平，表征对应的第三延时器所传递信号的相位落后于对应的第四延时器；

29、基于所述第二仲裁器输出的第二比较信息，对所述第二级tdc电路进行校准，包括：

30、针对其中任意第i个第二仲裁器，均通过调节对应的第i个第三延时器与第i个第四延时器所实现的延时，控制所述第i个第二仲裁器所输出的第二比较信息的电平的平均值匹配于所述第三电平与所述第四电平的平均值。

31、可选的，其中的延时器均包括信号传输单元与游标延时控制单元；

32、任一延时器的信号传输单元均连接于所述任一延时器所相邻的一个或两个延时器的信号传输单元，用于执行对应信号的传递；所述相邻的一个或两个延时器包括：所述任一延时器的上一个延时器和/或下一个延时器；

33、所述任一延时器的游标延时控制单元连接于所述任一延时器的信号传输单元，用于控制两条延时线路之间或两条环形延时链之间是否产生游标引起的游标延时差。可选的，所述信号传输单元包括级联的第一反相器与第二反相器，所述游标延时控制单元包括第一晶体管与第二晶体管；

34、所述任一延时器中的第一反相器的输入端连接所述上一个延时器的第二反相器的输出端，所述任一延时器中的第二反相器的输入端连接所述任一延时器中的第一反相器的输出端，所述任一延时器中的第二反相器的输出端连接所述下一个延时器中的第一反相器的输入端；

35、在所述任一延时器中，所述第二反相器的输入端还连接所述第一晶体管的控制端，所述第一晶体管的第一端连接所述第二反相器的输出端，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第二晶体管的第二端接地；

36、其中，所述任一延时器中的第二晶体管的控制端接入的信号用于确定是否形成游标引起的游标延时差。

37、可选的，其中的延时器均还包括延时校准单元；

38、所述延时校准单元包括多个并联的晶体管，所述多个并联的晶体管连接于所述第一反相器的电源端，所述多个并联的晶体管被配置为能够有选择地导通，以控制对应延时器所实现的延时。

39、根据本发明的第二方面，提供了一种校准处理设备，用于执行第一方面及其可选方案涉及的时间间隔测量电路的校准方法。

40、本发明提供的时间间隔测量电路的校准方法与校准处理设备中，每次确定所述待校准第一延时器与所述待校准第二延时器后，均在所述待校准第一延时器与所述待校准第二个延时器形成游标引入的游标延时差的情况下，向所述第一环形延时链与所述第二环形延时链输入校准脉冲，并基于预设的固定时间内所述第一计数器与所述第二计数器输出的校准时计数信息，校准确定所述待校准第一延时器与所述待校准第二延时器间游标引入的实际延时差；进而，可准确校准出游标引入的延时差，避免延时器自身的失配而影响时间间隔测量，为实际使用tdc电路时的时间间隔的计算提供充分可靠的依据。