数据传输方法及装置、存储介质和电子设备与流程

本发明涉及数据传输，尤其是涉及一种数据传输方法及装置、存储介质和电子设备。

背景技术：

1、在笔记本产品bios(basic input output system，基本输入输出系统)开发过程中，研发人员通常需要获取bios的日志信息，用于检查bios执行情况，以便于进行调试即debug。

2、目前笔记本平台通过uart(universal asynchronous receiver/transmitter，通用异步收发器)协议的串口传输bios的日志信息，研发人员使用单独的串口转usb(universal serial bus，通用串行总线)模块接收bios的日志信息，串口的默认波特率为115200，其传输速度很慢，导致调试版即debug版的bios开机时间大幅延长，给bios开发带来极大不便，降低了开发效率，上述问题虽然可以通过提高串口的波特率缓解，但考虑到传输的稳定性以及不同平台硬件对串口的支持情况,波特率无法调整太高，对问题改善有限。

技术实现思路

1、本发明旨在至少解决现有技术中存在的技术问题之一。

2、为此，本发明的一个目的在于提出一种数据传输方法，该方法通过对espi总线上设备进行改造，接入fpga(field programmable gate array，现场可编程门阵列)接收发往目标地址的目标数据，无需受到串口传输速率和稳定性的限制，提高通信数据的传输速度，从而降低调试版的bios开机时间，提高bios开发效率。

3、为此，本发明的第二个目的在于提出一种数据传输装置。

4、为此，本发明的第三个目的在于提出一种非临时计算机可读存储介质。

5、为此，本发明的第四个目的在于提出一种电子设备。

6、为了达到上述目的，本发明的第一方面的实施例提出了一种数据传输方法，所述数据传输方法包括：获取espi(enhanced serial，peripheral interface，增强型串行外设接口)总线上设备定义的目标地址；根据数据传输指令将通信数据发送至所述目标地址；在所述通信数据传输过程中，接收所述通信数据中所述目标地址的目标数据。

7、根据本发明实施例的数据传输方法，通过获取espi总线上设备上的目标地址，在接收到数据传输指令后，将通信数据发送至espi总线上，使得espi总线上设备例如fpga在通信数据向espi总线上指定设备的指定目标地址传输时，实时监听espi总线上的通信数据，以实现对目标数据的传输，换言之，在通信数据传输过程中，相较于使用串口转usb模块接收日志数据，导致数据传输速率受到串口传输速度的限制，本发明通过对espi总线上设备进行改造，接入fpga接收发往目标地址的目标数据，无需受到串口传输速率和稳定性的限制，提高通信数据的传输速度，从而降低调试版的bios开机时间，提高bios开发效率。

8、在一些实施例中，接收所述通信数据中所述目标地址的目标数据，包括：获取所述通信数据中的待检测数据；根据所述待检测数据接收所述目标地址的目标数据。

9、在一些实施例中，根据所述待检测数据接收所述目标地址的目标数据，包括：确定所述待检测数据的传输类型；获取所述传输类型所对应的数据传输内容；根据所述数据传输内容获取传输数据；对所述传输数据进行校验，并根据所述校验结果接收所述目标地址的目标数据。

10、在一些实施例中，确定所述待检测数据的传输类型，包括：获取所述待检测数据中的类型操作码；所述类型操作码和预设操作码匹配时，确定所述传输类型为所述预设操作码所对应的传输类型，其中，所述预设操作码为所述数据传输指令中传输日志数据的操作码或所述数据传输指令中传输配置修改数据的操作码。

11、在一些实施例中，根据所述数据传输内容获取传输数据，包括：获取所述数据传输内容中的目标地址；根据所述目标地址获取所述传输数据。

12、在一些实施例中，根据所述目标地址获取所述传输数据，包括：所述目标地址和预设地址匹配时，获取所述目标地址的传输数据。

13、在一些实施例中，对所述传输数据进行校验，并根据所述校验结果接收所述目标地址的目标数据，包括：计算所述传输数据的crc(cycl ic redundancy check，循环冗余校验)校验值；在所述crc校验值与接收到的crc计算校验值匹配时，接收所述目标地址的目标数据。

14、在一些实施例中，接收所述目标地址的目标数据，包括：获取所述目标地址所对应的数据长度；根据所述数据长度接收所述目标地址的目标数据，其中，所述目标数据包括日志数据或配置修改数据。

15、在一些实施例中，接收所述目标地址的目标数据之后，还包括：若所述目标数据为所述配置修改数据，根据所述配置修改数据修改espi总线上设备的配置参数。

16、在一些实施例中，计算所述传输数据的crc校验值之后，还包括：在所述crc校验值与接收到的crc计算校验值不匹配时，停止接收所述目标地址的目标数据。

17、在一些实施例中，接收所述通信数据中所述目标地址的目标数据之后，还包括：将所述目标数据发送至上位机。

18、在一些实施例中，获取所述通信数据中的待检测数据，包括：获取espi协议定义的信号时序；根据所述信号时序获取espi总线上设备的待检测数据。

19、在一些实施例中，根据所述信号时序获取espi总线上设备的待检测数据，包括：检测到信号时序中cs信号处于设定状态时，获取时钟信号上升沿对应的待检测数据。

20、在一些实施例中，根据数据传输指令将通信数据发送至所述目标地址，包括：解析所述数据传输指令，获取所述数据传输指令所对应的传输函数；根据所述传输函数将所述通信数据发送至所述目标地址。

21、在一些实施例中，根据所述信号时序获取espi总线上设备的待检测数据之前，还包括：过滤异常指令。

22、在一些实施例中，接收所述通信数据中所述目标地址的目标数据之前，还包括：将espi总线上的设备配置为高阻态输入，其中，所述设备包括fpga和/或cpld(complexprogrammable logic device，复杂可编程逻辑器件)。

23、在一些实施例中，根据数据传输指令将通信数据发送至所述目标地址之前，还包括：对所述espi总线上设备、fpga和/或cpld进行初始化配置。

24、在一些实施例中，根据数据传输指令将通信数据发送至所述目标地址的过程中，还包括：获取所述通信数据所对应的待发送字符数；根据所述待发送字符数和传输函数的字节发送数量将所述通信数据发送至所述目标地址。

25、在一些实施例中，对所述espi总线上设备、fpga和/或cpld进行初始化配置之后，还包括：接收到mcu发送的配置修改数据时，根据所述配置修改数据修改espi总线上设备的配置参数。

26、在一些实施例中，所述mcu集成设置在所述fpga和/或cpld中。

27、在一些实施例中，对所述传输数据进行校验之前，还包括：接收所述传输数据，并将所述传输数据存储至所述pfga和/或cpld中。

28、为了达到上述目的，本发明的第二方面的实施例提出了一种数据传输装置，所述装置包括：获取模块，用于获取espi总线上设备定义的目标地址；发送模块，用于根据数据传输指令将通信数据发送至所述目标地址；接收模块，用于在通信数据传输过程中，接收所述通信数据中所述目标地址的目标数据。

29、根据本发明实施例的数据传输装置，通过获取espi总线上设备上的目标地址，在接收到数据传输指令后，将通信数据发送至espi总线上，使得espi总线上设备例如fpga在通信数据向espi总线上指定设备的指定目标地址传输时，实时监听espi总线上的通信数据，以实现对目标数据的传输，换言之，在通信数据传输过程中，相较于使用串口转usb模块接收日志数据，导致数据传输速率受到串口传输速度的限制，本发明通过对espi总线上设备进行改造，接入fpga接收发往目标地址的目标数据，无需受到串口传输速率和稳定性的限制，提高通信数据的传输速度，从而降低调试版的bios开机时间，提高bios开发效率。

30、为了达到上述目的，本发明的第三方面的实施例提出了一种非临时计算机可读存储介质，所述非临时计算机可读存储介质上存储有数据传输程序，所述数据传输程序被处理器执行时实现上述实施例所述的数据传输方法。

31、为了达到上述目的，本发明的第四方面的实施例提出了一种电子设备，所述电子设备包括上述实施例所述的数据传输装置。

32、根据本发明实施例的电子设备，通过获取espi总线上设备上的目标地址，在接收到数据传输指令后，将通信数据发送至espi总线上，使得espi总线上设备例如fpga在通信数据向espi总线上指定设备的指定目标地址传输时，实时监听espi总线上的通信数据，以实现对目标数据的传输，换言之，在通信数据传输过程中，相较于使用串口转usb模块接收日志数据，导致数据传输速率受到串口传输速度的限制，本发明通过对espi总线上设备进行改造，接入fpga接收发往目标地址的目标数据，无需受到串口传输速率和稳定性的限制，提高通信数据的传输速度，从而降低调试版的bios开机时间，提高bios开发效率。

33、本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。