处理装置以及用于处理装置的并行处理方法与流程

本发明涉及一种电子装置，且特别涉及一种处理装置以及用于处理装置的并行处理方法。

背景技术：

1、现行的处理装置(如图形处理器(graphics processing unit，gpu))可接收一函数串(stream)，并执行函数串中的多个核(kernel)函数。当执行同一函数串时，处理装置需要逐一执行将函数串中的多个核函数。举例来说，函数串包括第一核函数、第二核函数以及第三核函数。处理装置先将第一核函数执行完成后再执行第二核函数。接下来，处理装置将第二核函数执行完成后再执行第三核函数。如何缩短执行单一函数串的时间长度，是本领域技术人员的研究重点之一。

技术实现思路

1、本发明是针对一种处理装置以及用于处理装置的并行处理方法。能够缩短处理装置执行单一函数串所需的时间长度。

2、根据本发明的实施例，处理装置包括多个计算电路以及调度电路。调度电路耦接于所述多个计算电路。调度电路接收函数串(stream)，并从函数串中获得第一核(kernel)函数、第二核函数以及第一核函数的至少一线程组(threadblock)协同。调度电路指派所述多个计算电路当中的第一计算电路执行第一核函数，并指派所述多个计算电路当中的第二计算电路执行第二核函数。第一计算电路在完成执行第一核函数前计算出至少一依赖数据。第二计算电路依据所述至少一线程组协同接收所述至少一依赖数据，并依据所述至少一依赖数据在所述第一计算电路完成执行第一核函数前开始执行第二核函数。

3、根据本发明的实施例，并行处理方法用于处理装置。处理装置包括多个计算电路。并行处理方法包括：接收函数串，并从函数串中获得第一核函数、第二核函数以及第一核函数的至少一线程组协同；指派所述多个计算电路当中的第一计算电路执行第一核函数，并指派所述多个计算电路当中的第二计算电路执行第二核函数；由第一计算电路在完成执行第一核函数前计算出至少一依赖数据；以及由第二计算电路依据所述至少一线程组协同接收所述至少一依赖数据，并依据所述至少一依赖数据在第一计算电路完成执行第一核函数前开始执行第二核函数。

4、基于上述，第一计算电路在完成执行第一核函数前计算出至少一依赖数据。第二计算电路依据所述至少一线程组协同接收所述至少一依赖数据，并依据所述至少一依赖数据在第一计算电路完成执行第一核函数前开始执行第二核函数。因此，第二计算电路并不需要等到第一核函数被执行结束后才执行第二核函数。如此一来，本发明能够缩短处理装置执行单一函数串所需的时间长度。

技术特征：

1.一种处理装置，其特征在于，所述处理装置包括：

2.根据权利要求1所述的处理装置，其特征在于，所述处理装置还包括：

3.根据权利要求2所述的处理装置，其特征在于，所述第二计算电路依据所述至少一线程组协同在完成执行所述第一核函数前从所述内存电路接收所述至少一依赖数据。

4.根据权利要求3所述的处理装置，其特征在于，所述第二计算电路以轮询方式判断所述内存电路是否存储对应于所述至少一线程组协同的所述至少一依赖数据。

5.根据权利要求1所述的处理装置，其特征在于：

6.根据权利要求5所述的处理装置，其特征在于：

7.一种用于处理装置的并行处理方法，其特征在于，所述处理装置包括多个计算电路，其中所述并行处理方法包括：

8.根据权利要求7所述的并行处理方法，其特征在于，由所述第一计算电路在完成执行所述第一核函数前计算出所述至少一依赖数据的步骤包括：

9.根据权利要求8所述的并行处理方法，其特征在于，由所述第二计算电路依据所述至少一线程组协同接收所述至少一依赖数据的步骤包括：

10.根据权利要求9所述的并行处理方法，其特征在于，由所述第二计算电路依据所述至少一线程组协同接收所述至少一依赖数据的步骤还包括：

11.根据权利要求7所述的并行处理方法，其特征在于，所述第一核函数包括第一线程组以及第二线程组，所述至少一线程组协同包括第一线程组协同，其中由所述第一计算电路在完成执行所述第一核函数前计算出所述至少一依赖数据的步骤包括：

12.根据权利要求11所述的并行处理方法，其特征在于，由所述第二计算电路依据所述至少一线程组协同接收所述至少一依赖数据，并依据所述至少一依赖数据在所述第一计算电路完成执行所述第一核函数前开始执行所述第二核函数的步骤还包括：

技术总结本发明提供一种处理装置以及用于处理装置的并行处理方法。处理装置包括多个计算电路以及调度电路。调度电路接收函数串，并从函数串中获得第一核函数、第二核函数以及所述第一核函数的线程组协同。调度电路指派所述多个计算电路当中的第一计算电路执行所述第一核函数，并指派所述多个计算电路当中的第二计算电路执行所述第二核函数。第一计算电路在完成执行所述第一核函数前计算出依赖数据。第二计算电路依据线程组协同接收，并依据依赖数据在所述第一计算电路完成执行所述第一核函数前开始执行所述第二核函数。本发明能够缩短处理装置执行单一函数串所需的时间长度。技术研发人员：请求不公布姓名,请求不公布姓名受保护的技术使用者：上海壁仞科技股份有限公司技术研发日：技术公布日：2024/7/29