自适应相位调整电路的制作方法

本申请涉及信号处理，尤其涉及一种自适应相位调整电路。

背景技术：

1、为了同步jesd204b系统中的多个器件，即多芯片同步，需要每一个器件都有各自的sysref/dclk对。dclk(采样时钟)对sysref(系统参考)信号采样，确定sysref由0到1的第一个dclk上升沿时刻，即确定性延时。

2、但目前dclk对sysref信号的采样正确性无法保障，且对sysref信号的延迟信号的相位调整不够实时，导致相位调整效率低的问题。

技术实现思路

1、本申请实施例提供一种自适应相位调整电路，用以解决现有技术中sysref信号的延迟信号的相位调整效率低的技术问题。

2、本申请实施例提供一种自适应相位调整电路，包括：

3、计算单元和延迟单元；

4、其中，所述计算单元用于确定调整数值指示信息和调整方向指示信息，并将所述调整数值指示信息和所述调整方向指示信息提供给所述延迟单元；所述延迟单元用于根据所述调整数值指示信息和所述调整方向指示信息调整系统参考sysref信号的延迟信号的相位。

5、在一些实施例中，所述计算单元包括模拟计数器；

6、所述模拟计数器用于获取计数值并将所述计数值通过锁存器提供给减法器；所述计数值是通过对所述延迟信号的上升沿和采样时钟dclk的上升沿之间的脉宽进行计数获得的，且所述计数值用于确定sysref信号的采样时间。

7、在一些实施例中，所述计算单元还包括减法器；

8、所述减法器用于通过对预设参考值和所述计数值做减法获得调整数值指示信息和所述调整方向指示信息。

9、在一些实施例中，所述计算单元还包括锁存器；

10、所述锁存器用于在所述延迟信号的下降沿到来的情况下，在所述延迟信号的下降沿对所述计数值进行锁存并输出给所述减法器。

11、在一些实施例中，所述计算单元还包括延迟缓冲器；

12、所述延迟缓冲器与所述模拟计数器连接，并且所述延迟缓冲器用于在所述延迟信号的下降沿到来的情况下，将模拟计数器的计数值清零。

13、在一些实施例中，在所述sysref信号为低电平的情况下，所述计数值为0，所述调整数值指示信息为预设参考值，且调整方向为增加延迟。

14、在一些实施例中，所述sysref信号的采样时间以及保持时间所满足的时间裕度为：

15、te＝tclk×ref

16、其中，te表示sysref信号的采样时间以及保持时间所满足的时间裕度；tclk表示时钟信号clk的周期；ref表示预设参考值，所述预设参考值为正整数。

17、在一些实施例中，在所述sysref信号为低电平的情况下，或者在所述sysref信号为高电平且所述延迟信号为低电平的情况下，所述延迟信号相比于所述sysref信号的延时为所述时间裕度。

18、在一些实施例中，在所述sysref信号的采样时间大于所述时间裕度的情况下，调整方向为增加延迟，且调整数值为所述sysref信号的采样时间减去所述时间裕度的差值。

19、在一些实施例中，在所述sysref信号的采样时间小于所述时间裕度的情况下，调整方向为减小延迟，且调整数值为所述时间裕度减去所述sysref信号的采样时间的差值。

20、本申请实施例提供的自适应相位调整电路，用计算单元对sysref信号进行分析得到调整数值指示信息及调整方向指示信息，由延迟单元根据该调整数值指示信息及调整方向指示信息调整sysref信号的延迟信号的相位，去除了通过遍历尝试带来的调整时间过长的问题，提高了延迟信号相位调整效率。

技术特征：

1.一种自适应相位调整电路，其特征在于，包括：

2.根据权利要求1所述的自适应相位调整电路，其特征在于，所述计算单元包括模拟计数器；

3.根据权利要求2所述的自适应相位调整电路，其特征在于，所述计算单元还包括减法器；

4.根据权利要求2所述的自适应相位调整电路，其特征在于，所述计算单元还包括锁存器；

5.根据权利要求2所述的自适应相位调整电路，其特征在于，所述计算单元还包括延迟缓冲器；

6.根据权利要求2所述的自适应相位调整电路，其特征在于，在所述sysref信号为低电平的情况下，所述计数值为0，所述调整数值指示信息为预设参考值，且调整方向为增加延迟。

7.根据权利要求1所述的自适应相位调整电路，其特征在于，所述sysref信号的采样时间以及保持时间所满足的时间裕度为：

8.根据权利要求7所述的自适应相位调整电路，其特征在于，在所述sysref信号为低电平的情况下，或者在所述sysref信号为高电平且所述延迟信号为低电平的情况下，所述延迟信号相比于所述sysref信号的延时为所述时间裕度。

9.根据权利要求7所述的自适应相位调整电路，其特征在于，在所述sysref信号的采样时间大于所述时间裕度的情况下，调整方向为增加延迟，且调整数值为所述sysref信号的采样时间减去所述时间裕度的差值。

10.根据权利要求7所述的自适应相位调整电路，其特征在于，在所述sysref信号的采样时间小于所述时间裕度的情况下，调整方向为减小延迟，且调整数值为所述时间裕度减去所述sysref信号的采样时间的差值。

技术总结本申请提供一种自适应相位调整电路，涉及信号处理技术领域。该自适应相位调整电路包括：计算单元和延迟单元；其中，所述计算单元用于确定调整数值指示信息和调整方向指示信息，并将所述调整数值指示信息和所述调整方向指示信息提供给所述延迟单元；所述延迟单元用于根据所述调整数值指示信息和所述调整方向指示信息调整系统参考SYSREF信号的延迟信号的相位。本申请提供的自适应相位调整电路，用计算单元对SYSREF信号进行分析，由延迟单元根据分析结果直接调整延迟，提高了延迟信号相位调整的效率。技术研发人员：应子罡,刘晓娟,房丽丽,曹正,赵亚琼,周永忠,谢刚强受保护的技术使用者：北京国科天迅科技股份有限公司技术研发日：技术公布日：2024/7/29