静电保护装置、芯片和电子设备的制作方法

本申请涉及集成电路领域，涉及但不限于一种静电保护装置、芯片和电子设备。

背景技术：

1、在相关技术中，微控制单元(micro-controller unit，mcu)芯片等一些芯片具有一次性编程(one-time-programmable，otp)寄存器，以实现程序的烧录；芯片可以通过峰峰值(voltage peak-peak，vpp)端口进行烧录，但是，当有静电放电(electro staticdischarge，esd)事件发生时，会对烧录过程造成干扰。

技术实现思路

1、本申请实施例至少提供了一种静电保护装置、芯片和电子设备。

2、本申请实施例提供的一种静电保护装置包括：第一串联电路、电平控制电路和第二串联电路，所述第一串联电路、所述电平控制电路和所述第二串联电路均连接在vpp端口和地之间；其中，

3、所述第一串联电路包括串联连接的电阻和电容，所述电容的一端接地，所述电容的另一端连接于所述电阻和所述电平控制电路的控制端之间；所述第二串联电路包括依次串联连接的第一开关器件、电子熔丝和第二开关器件；

4、所述电平控制电路，用于在所述控制端接收到低电平信号时，控制所述第一开关器件关闭，并控制所述第二开关器件关闭。

5、本申请实施例提供的一种芯片，包括上述任意一种静电保护装置。

6、本申请实施例提供的一种电子设备，包括上述任意一种芯片。

7、可以看出，在vpp端口发生esd事件时，由于esd事件存在电压快速上升的特性，从而使电容c呈现低阻抗特性，此时，电平控制电路202的控制端会接收到低电平信号。由于电平控制电路202在控制端接收到低电平信号时，可以控制第一开关器件204关闭，并控制第二开关器件206关闭；在第一开关器件204和第二开关器件206均关闭的情况下，esd电流不会通过第二串联电路进行泄放，从而使第二串联电路中的电子熔丝不会收到esd事件的影响，降低了对烧录过程造成的干扰。

8、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请的技术方案。

技术特征：

1.一种静电保护装置，其特征在于，包括：第一串联电路、电平控制电路和第二串联电路，所述第一串联电路、所述电平控制电路和所述第二串联电路均连接在峰峰值vpp端口和地之间；其中，

2.根据权利要求1所述的装置，其特征在于，所述电平控制电路，用于在所述控制端接收到高电平信号时，停止向所述第一开关器件发送控制信号，并停止向所述第二开关器件发送控制信号。

3.根据权利要求1或2所述的装置，其特征在于，所述第一开关器件为pmos管，所述第二开关器件为nmos管；

4.根据权利要求3所述的装置，其特征在于，所述第三开关器件为pmos管，所述第四开关器件为nmos管；

5.根据权利要求4所述的装置，其特征在于，所述电平控制电路还包括第一反相器和第二反相器；所述第一反相器的输入端连接所述电阻和所述电容的公共连接端，所述第一反相器的输出端连接所述第二反相器的输入端和所述第四开关器件的栅极，所述第二反相器的输出端连接所述第三开关器件的栅极。

6.根据权利要求1所述的装置，其特征在于，所述电平控制电路包括连接在vpp端口和地之间的第五开关器件，所述电平控制电路，用于在所述控制端接收到低电平信号时，控制所述第五开关器件打开。

7.根据权利要求6所述的装置，其特征在于，所述第五开关器件为nmos器件；所述电平控制电路，用于在所述控制端接收到低电平信号时，向所述第五开关器件的栅极发送高电平信号。

8.根据权利要求1、6或7所述的装置，其特征在于，所述电容为mos电容。

9.一种芯片，其特征在于，包括利要求1至8任一项所述的静电保护装置。

10.一种电子设备，其特征在于，包括权利要求9所述的芯片。

技术总结本实施例公开了一种静电保护装置、芯片和电子设备；该装置包括：第一串联电路、电平控制电路和第二串联电路，所述第一串联电路、所述电平控制电路和所述第二串联电路均连接在VPP端口和地之间；其中，所述第一串联电路包括串联连接的电阻和电容，所述电容的一端接地，所述电容的另一端连接于所述电阻和所述电平控制电路的控制端之间；所述第二串联电路包括依次串联连接的第一开关器件、电子熔丝和第二开关器件；所述电平控制电路，用于在所述控制端接收到低电平信号时，控制所述第一开关器件关闭，并控制所述第二开关器件关闭。技术研发人员：谷欣明,江哲维,南帐镇,姜心愿,张炳城,李春燕受保护的技术使用者：合肥奕斯伟计算技术有限公司技术研发日：技术公布日：2024/7/29