技术新讯 > 电气元件制品的制造及其应用技术 > 一种集成度高的半导体封装结构的制作方法  >  正文

一种集成度高的半导体封装结构的制作方法

  • 国知局
  • 2024-07-31 18:12:57

本技术涉及半导体封装,尤其涉及一种集成度高的半导体封装结构。

背景技术:

1、在半导体封装结构中,半导体器件的背面通过粘结物质固定在基板的表面,以实现半导体器件和基板的固定连接。

2、其中在半导体封装结构在封装过程中,粘结物质的涂覆量很难精准控制,粘结物质的涂覆量少时,很难实现半导体器件和基板之间的稳固连接;当粘结物质的涂覆量较多时,粘结物质则会从半导体器件覆盖基板的区域溢出,并流动至焊盘所在的区域。当粘结物质是绝缘粘结物质时,连接半导体器件和焊盘的粘结物质对半导体器件的引脚和基板的焊盘的电性连接造成不良影响;当粘结物质是导电粘结物质时,连接半导体器件和焊盘的粘结物质会造成半导体器件和焊盘短路连接。

3、因此,有必要提供一种新的集成度高的半导体封装结构解决上述技术问题。

技术实现思路

1、为解决上述技术问题,本实用新型提供一种集成度高的半导体封装结构。

2、本实用新型提供的集成度高的半导体封装结构包括:

3、基板;

4、所述基板顶部的中心设有固定连接的固定框,所述固定框的顶部设有卡接的挡框,所述固定框外部设有滑动连接的底框,且所述基板的顶部通过粘黏料与芯片本体连接。

5、优选的,所述底框的顶部架设有固定连接的支架,所述支架上架设有滑动连接的滑动杆,且所述滑动杆的底部设有刮片。

6、优选的,所述刮片的长度与固定框内壁的长度相同,所述固定框、底框和支架均为矩形,且所述刮片的底端与固定框的顶端处于同一水平位置。

7、优选的,所述固定框顶部的四角均设有凸块,所述凸块为矩形,且所述凸块长度与固定框边框厚度相同。

8、优选的,所述挡框底部的四角均开设有凹槽,所述凹槽的位置与凸块的位置相对,且所述凹槽的内壁规格与凸块的外壁规格相同。

9、优选的,所述凹槽内部的中心设有固定连接的插块,且所述插块的端部插入凸块内。

10、优选的,所述基板顶部的两侧设有若干均匀分布的焊盘,且所述焊盘通过引线与芯片本体连接。

11、与相关技术相比较,本实用新型提供的集成度高的半导体封装结构具有如下有益效果:

12、1、本实用新型在进行封装时,便于对粘黏料进行涂抹,使涂料在芯片安装部位更加均匀的展开,且底框可顺利的对涂抹展开的粘黏料进行收集,避免粘黏料从半导体器件覆盖基板的区域溢出,流动至焊盘所在的区域,进而可避免粘黏料对半导体器件的引脚和基板焊盘的电性连接造成不良影响。

13、2、本实用新型还可顺利的在安装芯片时对其进行定位,使芯片更加精准的放置粘黏区域,使后期的贴合更加精准,提高芯片的封装效果。

技术特征:

1.一种集成度高的半导体封装结构,其特征在于,包括:

2.根据权利要求1所述的集成度高的半导体封装结构,其特征在于,所述底框(5)的顶部架设有固定连接的支架(51),所述支架(51)上架设有滑动连接的滑动杆(52),且所述滑动杆(52)的底部设有刮片(53)。

3.根据权利要求2所述的集成度高的半导体封装结构,其特征在于,所述刮片(53)的长度与固定框(2)内壁的长度相同,所述固定框(2)、底框(5)和支架(51)均为矩形,且所述刮片(53)的底端与固定框(2)的顶端处于同一水平位置。

4.根据权利要求1所述的集成度高的半导体封装结构,其特征在于,所述固定框(2)顶部的四角均设有凸块(21),所述凸块(21)为矩形,且所述凸块(21)长度与固定框(2)边框厚度相同。

5.根据权利要求1所述的集成度高的半导体封装结构,其特征在于,所述挡框(3)底部的四角均开设有凹槽(31),所述凹槽(31)的位置与凸块(21)的位置相对,且所述凹槽(31)的内壁规格与凸块(21)的外壁规格相同。

6.根据权利要求5所述的集成度高的半导体封装结构,其特征在于,所述凹槽(31)内部的中心设有固定连接的插块(32),且所述插块(32)的端部插入凸块(21)内。

7.根据权利要求1所述的集成度高的半导体封装结构,其特征在于,所述基板(1)顶部的两侧设有若干均匀分布的焊盘(11),且所述焊盘(11)通过引线(12)与芯片本体(4)连接。

技术总结本技术涉及半导体封装技术领域,尤其涉及一种集成度高的半导体封装结构。所述集成度高的半导体封装结构包括基板;所述基板顶部的中心设有固定连接的固定框,所述固定框的顶部设有卡接的挡框,所述固定框外部设有滑动连接的底框,且所述基板的顶部通过粘黏料与芯片本体连接。本技术提供的集成度高的半导体封装结构,在进行封装时,便于对粘黏料进行涂抹,使涂料在芯片安装部位更加均匀的展开,且底框可顺利的对涂抹展开的粘黏料进行收集,避免粘黏料从半导体器件覆盖基板的区域溢出,流动至焊盘所在的区域,进而可避免粘黏料对半导体器件的引脚和基板焊盘的电性连接造成不良影响。技术研发人员:陈实,胡旺安,张峰峰,程浩受保护的技术使用者:深圳市宸悦存储电子科技有限公司技术研发日:20231115技术公布日:2024/7/25

本文地址:https://www.jishuxx.com/zhuanli/20240731/178331.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。