半导体结构和制造半导体器件的方法与流程

本申请的实施例涉及半导体结构和制造半导体器件的方法。

背景技术：

1、半导体集成电路(ic)工业经历了指数级增长。ic材料和设计中的技术进步已经产生了多代ic，其中每一代都具有比上一代更小且更复杂的电路。在ic发展的过程中，功能密度(即，每芯片区的互连器件的数量)普遍增大，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这样的缩小也增加了处理和制造ic的复杂性。

2、例如，随着集成电路(ic)技术朝着更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极-沟道耦合、减小截止状态电流以及减小短沟道效应(sce)来改进栅极控制。多栅极器件通常是指具有设置在沟道区域的多于一侧上方的栅极结构或其部分的器件。并且它们已经成为用于高性能和低泄漏应用的流行和有前途的候选器件。多栅极晶体管具有可以部分或全部在沟道区域周围延伸以在两侧或多侧上提供对沟道区域的访问的栅极结构。因为其栅极结构围绕沟道区域，所以一些多栅极晶体管称为围绕栅极晶体管(sgt)或全环栅(gaa)晶体管。这样的晶体管的沟道区域可以由纳米线、纳米片、其它纳米结构和/或其它合适的结构形成。沟道区域的形状也赋予晶体管可选名称，诸如纳米片晶体管或纳米线晶体管。

3、随着半导体工业进一步发展至亚10纳米(nm)技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战正在导致堆叠器件结构配置的发展，诸如互补场效应晶体管(c-fet)，其中第一类型的晶体管(例如，n型多栅极晶体管)和第二类型的晶体管(例如，p型多栅极晶体管)垂直堆叠。虽然现有的c-fet结构通常足以满足其预期目的，但是它们并不是在所有方面都令人满意。

技术实现思路

1、本申请的一些实施例提供了一种半导体结构，包括：第一半导体器件，所述第一半导体器件包括：第一栅极结构、第一源极/漏极部件和第二源极/漏极部件；第二半导体器件，设置在所述第一半导体器件上方，所述第二半导体器件包括：第二栅极结构、第三源极/漏极部件和第四源极/漏极部件；蚀刻停止层，设置在所述第一源极/漏极部件的第一表面上，其中，所述第一源极/漏极部件的外延部分具有位于所述蚀刻停止层之上的最上表面；介电层，位于所述蚀刻停止层上方以及所述第一源极/漏极部件和所述第三源极/漏极部件之间；以及接触结构，穿过所述第三源极/漏极部件、所述蚀刻停止层和所述介电层延伸至所述第一源极/漏极部件的所述外延部分。

2、本申请的另一些实施例提供了一种制造半导体器件的方法，包括：形成包括第一沟道层、位于所述第一沟道层周围的第一栅极结构以及第一源极/漏极区域的下部晶体管；在所述下部晶体管上方形成上部晶体管，所述上部晶体管包括第二沟道层、位于所述第二沟道层周围的第二栅极结构以及第二源极/漏极区域；蚀刻延伸以暴露所述上部晶体管的所述第二源极/漏极区域的表面和所述下部晶体管的所述第一源极/漏极区域的表面的开口；在所述开口的侧壁和底部上共形沉积衬垫层；对所述衬垫层实施等离子体处理，其中，所述等离子体处理在所述衬垫层和所述上部晶体管的所述第二源极/漏极区域之间形成钝化层；以及在实施所述等离子体处理之后，在所述钝化层设置在所述第二源极/漏极区域上时，在所述下部晶体管的所述第一源极/漏极区域的所述表面上生长外延材料部分。

3、本申请的又一些实施例提供了一种制造半导体器件的方法，包括：外延生长第一外延部件，其中，所述第一外延部件包括硅和第一掺杂剂类型；外延生长第二外延部件，其中，所述第二外延部件包括硅和第二掺杂剂类型，其中，所述第二外延部件设置在所述第一外延部件之上；暴露所述第一外延部件和所述第二外延部件的每个的表面；在所述暴露表面上沉积衬垫层，其中，所述衬垫层形成为在所述第一外延部件上方具有第一厚度并且在所述第二外延部件上方具有第二厚度，所述第二厚度小于所述第一厚度；对所述衬垫层实施等离子体处理，其中，实施所述等离子体处理包括在所述衬垫层和所述第二外延部件之间形成条件化区域；在所述等离子体处理之后去除所述衬垫层；以及在所述条件化区域设置在所述第二外延部件上时，在所述第一外延部件上生长另一外延材料。

技术特征：

1.一种半导体结构，包括：

2.根据权利要求1所述的半导体结构，其中，所述接触结构包括位于所述第三源极/漏极部件的所述外延部分上的硅化物区域。

3.根据权利要求1所述的半导体结构，还包括：

4.根据权利要求1所述的半导体结构，其中，所述第一源极/漏极部件的所述外延部分包括外延材料，所述外延材料包括硅和锗。

5.根据权利要求1所述的半导体结构，另一接触结构延伸至所述第四源极/漏极部件。

6.根据权利要求1所述的半导体结构，其中，所述接触结构包括：

7.一种制造半导体器件的方法，包括：

8.根据权利要求7所述的方法，还包括：

9.根据权利要求8所述的方法，其中，填充所述开口包括在所述外延材料部分上形成硅化物。

10.一种制造半导体器件的方法，包括：

技术总结器件的方法包括形成第一外延区域和第一外延区域之上的第二外延区域。可以形成从第一区域延伸至第二区域的开口。并且在开口的侧壁和底部上沉积衬垫层。对衬垫层实施等离子体处理，这可以形成第一外延区域的可以在第二外延区域上生长额外外延材料期间保持的条件化或钝化区域。本申请的实施例还涉及半导体结构和制造半导体器件的方法。技术研发人员：石哲齐,陈思桦,罗浥瑄,杨固峰,温伟源,廖思雅受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/7/25