带有屏蔽区的碳化硅MOSFET及其制造方法与流程

本发明属于半导体器件，具体涉及一种带有屏蔽区的碳化硅mosfet及其制造方法。

背景技术：

1、电力电子行业的发展对开关器件的耐压能力、电流能力提出了日益增长的要求。传统的硅材料器件制作工艺成熟，但材料本身性能限制了硅器件在极端工作环境下的应用。碳化硅（sic）材料因其更高的热导率、更大的禁带宽度、更高的临界击穿电场强度等优点，成为制作能够适应极端环境的大功率器件的最重要半导体材料之一。

2、sic功率器件中，金属氧化物半导体场效应晶体管（mosfet）因其栅极驱动简单、开关速度快等优点得到广泛应用。受寄生结型场效应晶体管（jfet）结构以及沟道迁移率难以提升的困扰，平面栅型sic mosfet器件导通电阻较大且集成度较低。而沟槽栅型sicmosfet器件通过在沟槽侧壁形成沟道，既提高了沟道迁移率，又消除了jfet效应，明显降低了器件导通电阻。

3、然而，沟槽型sic mosfet器件在实际制作中仍然存在几个问题，其一是关断状态下，沟槽拐角处的栅介质层需承受较大的电场强度，影响了器件的可靠性。其二，相比平面型sic mosfet器件，沟槽型sic mosfet器件的工艺制作流程本就更加复杂，而为解决栅介质电场过大问题，目前常见的方案是通过离子注入在沟槽底部形成屏蔽区，如图2所示。这既会给器件带来严重的晶格损伤，进而损害长期可靠性，又会造成横扩现象，明显影响器件的导通特性。

技术实现思路

1、针对上述沟槽型sic mosfet器件的不足，本发明提供一种带有屏蔽区的碳化硅mosfet及其制造方法。

2、带有屏蔽区的碳化硅mosfet的制造方法，包括以下步骤：

3、步骤1、在碳化硅衬底上形成碳化硅外延层；

4、步骤2、在碳化硅外延层上刻蚀形成下沟槽；下沟槽的宽度范围为0.5µm~3µm，下沟槽的深度范围为0.5µm~3µm，相邻下沟槽的间距范围为1.5µm~5.0µm；

5、步骤3、通过变掺杂外延工艺，在下沟槽中形成下沟槽填充区，在下沟槽填充区和碳化硅外延层之上形成阱区，其中，下沟槽填充区浓度是阱区浓度的2～400倍；

6、步骤4、在阱区中形成源区；

7、步骤5、刻蚀形成贯穿源区、阱区并延伸入下沟槽填充区的上沟槽，上沟槽底部的下沟槽填充区作为屏蔽区；上沟槽的宽度大于下沟槽的宽度，二者之差不小于0.1μm，上沟槽的深度大于阱区的深度，二者之差不小于0.1μm，屏蔽区的深度范围为0.2µm~2.0µm；

8、步骤6、在上沟槽底部和侧壁形成栅介质层，并形成被栅介质层包裹的栅极电极；

9、步骤7、在栅介质层、栅极电极、部分源区之上形成隔离介质层；

10、步骤8、在隔离介质层两侧及之上形成源极电极，在碳化硅衬底底部形成漏极电极。

11、本发明还公开了带有屏蔽区的碳化硅mosfet，通过以上所述的带有屏蔽区的碳化硅mosfet的制造方法制成，包括：

12、漏极电极；

13、位于所述漏极电极之上的碳化硅衬底；

14、位于所述碳化硅衬底之上的碳化硅外延层；

15、位于所述碳化硅外延层之中的屏蔽区；

16、位于所述屏蔽区之上的上沟槽；

17、位于所述上沟槽的侧壁和底部的栅介质；

18、位于所述上沟槽之中、为所述栅介质三面包围的栅极电极；

19、位于所述碳化硅外延层之中、上沟槽两侧的阱区；

20、位于所述阱区之中的源区；

21、位于所述碳化硅外延层之上、完全覆盖所述栅极电极的隔离介质层；

22、位于隔离介质层两侧及之上的源极电极。

23、本发明采用上述技术方案，具有如下有益效果：

24、（1）本发明采用刻蚀+变掺杂外延+刻蚀的工艺方案，第一次刻蚀用于形成下沟槽，变掺杂外延工艺用于形成完全填覆下沟槽的浓度较大的下沟槽填充区和位于下沟槽之上的浓度较小的阱区，第二次刻蚀用于形成屏蔽区和栅结构。通过巧妙地结合变掺杂外延工艺与刻蚀工艺，既可以利用外延工艺精确控制屏蔽区的浓度分布，又通过调整上沟槽、下沟槽的深度以精准控制屏蔽区的尺寸，为实际制作留有足够的工艺裕量。

25、（2）本发明通过结合变掺杂外延工艺与刻蚀工艺形成阱区和屏蔽区，既可满足阈值电压对阱区工艺参数的要求，又于栅介质底部设置了保护效果显著的屏蔽区，从而在不引入晶格损伤的同时，有效降低了栅介质层承受的峰值电场，提升了器件可靠性。通过该方案形成屏蔽区可以避免离子注入工艺导致的横扩现象，从而将屏蔽区对导通特性的影响降至最低。本发明提供的制造方法简单，通过尽可能避免了昂贵的离子注入工艺，极大地降低了工艺成本，可用于沟槽型碳化硅mosfet器件的商业化生产。

技术特征：

1.一种带有屏蔽区的碳化硅mosfet的制造方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种带有屏蔽区的碳化硅mosfet的制造方法，其特征在于，变掺杂外延生长通过控制气流量、压强参数实现；步骤3结束后，下沟槽被填满。

3.根据权利要求1所述的一种带有屏蔽区的碳化硅mosfet的制造方法，其特征在于，屏蔽区和阱区的导电类型为第二导电类型，阱区的深度范围为0.5µm~2.5µm，阱区的掺杂浓度为5e16cm-3~5e17cm-3，屏蔽区的掺杂浓度为1e18cm-3~2e19cm-3。

4.根据权利要求1所述的一种带有屏蔽区的碳化硅mosfet的制造方法，其特征在于，源区的深度范围为0.2µm~0.5µm，掺杂浓度为1e19cm-3~1e20cm-3，源区与阱区的深度之差为0.2µm~1.0µm。

5.根据权利要求1所述的一种带有屏蔽区的碳化硅mosfet的制造方法，其特征在于，上沟槽的宽度范围为0.6µm~4µm，深度范围为0.7µm~3µm，相邻上沟槽的间距范围为1.0µm~4.5µm。

6.根据权利要求1所述的一种带有屏蔽区的碳化硅mosfet的制造方法，其特征在于，下沟槽和上沟槽在器件纵深方向是连续或间断分布。

7.一种带有屏蔽区的碳化硅mosfet，通过权利要求1-6任一所述的一种带有屏蔽区的碳化硅mosfet的制造方法制成，其特征在于，包括：

技术总结本发明公开了一种带有屏蔽区的碳化硅MOSFET及其制造方法，方法包括：于碳化硅外延层中形成下沟槽；通过变掺杂外延工艺于下沟槽之中形成下沟槽填充区，于外延层之上形成阱区；于阱区之中形成源区；于碳化硅外延层中形成上沟槽；于上沟槽之中形成栅介质层和栅极电极；于栅极电极之上形成隔离介质层；于隔离介质层两端及之上形成源极电极，于衬底底部形成漏极电极。本发明巧妙地结合变掺杂外延工艺与刻蚀工艺，在不使用离子注入工艺的前提下，于上沟槽底部形成屏蔽区，既可实现对栅介质的有效保护，提升器件可靠性，又能避免两步离子注入工艺带来的晶格损伤，从而进一步提升器件的长期可靠性。技术研发人员：张跃,黄润华,柏松,杨勇受保护的技术使用者：南京第三代半导体技术创新中心有限公司技术研发日：技术公布日：2024/7/25