二极管、内置二极管的场效应晶体管及二极管的制造方法与流程

本说明书所公开的技术涉及二极管、内置二极管的场效应晶体管及二极管的制造方法。

背景技术：

1、专利文献1中公开了一种金属氧化膜半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)。该mosfet具备由sic构成的半导体基板。半导体基板具备p型的基极区域、位于基极区域的下侧的n型的漂移层及p型的深层和位于漂移层及深层的下侧的n型基板。漂移层及深层沿横向交替地配置。在该mosfet中，能够利用漂移层及深层保持高的耐压。

2、现有技术文献

3、专利文献

4、专利文献1：日本特开2014-17469号公报

技术实现思路

1、专利文献1的mosfet在p型的基极区域与n型的漂移层的分界面以及p型的深层与n型基板的分界面形成有pn二极管。在该二极管通电时，空穴从基极区域经由漂移层向n型基板流动。另外，空穴从深层向n型基板流动。由此，在由sic构成的n型基板中蓄积很多的空穴。

2、已知在sic内部存在多个基底面错位。所谓基底面错位，是存在于sic单晶的基底面即(0001)面(即，c面)的错位。若n型基板的基底面错位周边的空穴浓度增大，则单收缩(single shrinkage)型的层叠缺陷以基底面错位为起点而伸展。形成有层叠缺陷的部分极难流动电流。在专利文献1的mosfet中，通过向n型基板蓄积很多的空穴，层叠缺陷向n型基板的内部的较宽范围伸展，因此存在pn二极管的可通电区域减少这一问题。在本说明书中，提供一种在具备由sic构成的半导体基板的二极管中使蓄积于n型的半导体区域的空穴的量降低来抑制通电劣化的技术。

3、本公开的一方式的二极管具备由sic构成的半导体基板。所述半导体基板具备：p型的第一半导体区域；漂移区域，其从下侧与所述第一半导体区域相接；以及n型的第二半导体区域，其从下侧与所述漂移区域相接。所述漂移区域具有使多个p型柱区域和多个n型柱区域沿横向交替地配置的构造。在所述漂移区域的深度方向的一部分，设有跨多个所述p型柱区域和多个所述n型柱区域分布的特定区域。在所述特定区域内，所述p型柱区域的有效p型杂质浓度比其周围低，所述n型柱区域的有效n型杂质浓度比其周围高。

4、在上述的二极管中，半导体基板具有漂移区域，该漂移区域具有使多个p型柱区域和多个n型柱区域沿横向交替地配置的构造，在该漂移区域的深度方向的一部分，设有跨各p型柱区域及各n型柱区域分布的特定区域。在该特定区域内，p型柱区域的有效p型杂质浓度比其周围低，n型柱区域的有效n型杂质浓度比其周围高。此外，本说明书中所讲的有效p型杂质浓度是指使p型杂质浓度减去n型杂质浓度而得的浓度。同样，本说明书中所讲的有效n型杂质浓度是指使n型杂质浓度减去p型杂质浓度而得的浓度。即，特定区域内的p型柱区域的空穴浓度比其周围的p型柱区域的空穴浓度低，特定区域内的n型柱区域的电子浓度比其周围的n型柱区域的电子浓度高。

5、在特定区域内的n型柱区域中，由于有效n型杂质浓度较高，因此从第一半导体区域经由n型柱区域流入第二半导体区域的空穴的一部分由特定区域内的n型柱区域捕捉。另外，由于特定区域内的n型柱区域与其周围相比电子浓度高，因此由特定区域内的n型柱区域捕捉的空穴通过与该n型柱区域内的电子复合而消失。另外，在特定区域内的p型柱区域中，由于有效p型杂质浓度较低，因此从第一半导体区域经由p型柱区域流入第二半导体区域的空穴的一部分由特定区域内的p型柱区域捕捉。另外，由于特定区域内的p型柱区域与其周围相比空穴浓度低(即，相对的电子浓度高)，因此由特定区域内的p型柱区域捕捉的空穴通过与该p型柱区域内的电子复合而消失。

6、如上，在上述的二极管中，能够降低从第一半导体区域经由漂移区域(即，p型柱区域及n型柱区域)而到达第二半导体区域内的空穴的量。因而，由sic构成的第二半导体区域中蓄积的空穴的量降低，能够抑制通电劣化。

7、本公开的一方式的二极管的制造方法中，二极管具备：p型的第一半导体区域，其由sic构成；漂移区域，其由sic构成，且从下侧与所述第一半导体区域相接；以及n型的第二半导体区域，其由sic构成，且从下侧与所述漂移区域相接；制造方法具备形成所述漂移区域的工序。形成所述漂移区域的所述工序具有：在所述第二半导体区域上通过外延生长而形成下部n型半导体层的工序；在所述下部n型半导体层上通过外延生长而形成上部n型半导体层的工序；以及通过离子注入而形成跨所述下部n型半导体层和所述上部n型半导体层延伸的多个p型柱区域的工序，所述p型柱区域之间残存的n型区域是n型柱区域，多个所述p型柱区域和多个所述n型柱区域沿横向交替地配置。形成所述上部n型半导体层的工序以如下条件实施：在所述上部n型半导体层的外延生长的初期形成的部分，n型杂质浓度局部地变高。

8、在该制造方法中，形成上部n型半导体层的工序以如下条件实施：在上部n型半导体层的外延生长的初期形成的部分，n型杂质浓度局部地变高。即，以在下部n型半导体层的上表面附近形成的上部n型半导体层的n型杂质浓度比在这以后形成的上部n型半导体层的n型杂质浓度高的方式形成上部n型半导体层。之后，通过离子注入，形成跨下部n型半导体层和上部n型半导体层延伸的多个p型柱区域。由于上部n型半导体层的底部(下部n型半导体层的上表面附近)的区域(以下，称为特定区域)与其它区域相比n型杂质高，因此通过离子注入而反转为p型的p型柱区域的有效p型杂质浓度在特定区域中与其它区域相比较低。同样，通过离子注入而残存的n型柱区域的有效n型杂质浓度在特定区域中与其它区域相比较高。其结果是，在所制造的二极管中，在通电时，从第一半导体区域经由漂移区域(即，p型柱区域及n型柱区域)流向第二半导体区域内的空穴的一部分在特定区域中被捕捉。因此，在上述的制造方法中，能够制造如下二极管：在通电时，第二半导体区域中难以蓄积空穴，难以出现通电劣化。

技术特征：

1.一种二极管，具备由sic构成的半导体基板，其特征在于，

2.根据权利要求1所述的二极管，其特征在于，

3.一种场效应晶体管，内置权利要求1或2所述的二极管，其特征在于，具备：

4.一种二极管的制造方法，其特征在于，

技术总结本发明提供二极管、内置二极管的场效应晶体管及二极管的制造方法。本发明提供一种在具备由SiC构成的半导体基板的二极管中使蓄积于n型的半导体区域的空穴的量降低来抑制通电劣化的技术。在具备由SiC构成的半导体基板的二极管中，半导体基板具备：p型的第一半导体区域；漂移区域，其从下侧与第一半导体区域相接；以及n型的第二半导体区域，其从下侧与漂移区域相接。漂移区域具有使多个p型柱区域和多个n型柱区域沿横向交替地配置的构造。在漂移区域的深度方向的一部分，设有跨多个p型柱区域和多个n型柱区域分布的特定区域。在特定区域内，p型柱区域的有效p型杂质浓度比其周围低，n型柱区域的有效n型杂质浓度比其周围高。技术研发人员：汲田昌弘,铃木克己,荒内琢司,斋藤顺受保护的技术使用者：株式会社电装技术研发日：技术公布日：2024/7/25