具有背栅极连接的补偿电容器的开关的制作方法

本申请实施例涉及射频(rf)开关，更具体地涉及rf开关和形成rf开关的方法的实施例。

背景技术：

1、现代集成电路(ic)设计中考虑的各种因素包括但不限于性能改进、尺寸缩放和功耗。经常地，相对于这些因素之一的设计变化可导致相对于一个或多个其他因素的不期望的折衷。例如，已经使用先进的绝缘体上半导体处理技术平台(例如，全耗尽型绝缘体上硅(fdsoi)处理技术平台)开发了具有堆叠的场效应晶体管(fet)的rf开关的设计，这些技术平台包括堆叠在基底半导体衬底(例如，硅衬底)上的超薄半导体和绝缘体层(例如，硅和掩埋氧化物层)。这种rf开关设计的优点例如包括fet尺寸缩放和可选的背栅极偏置(例如，正向背偏置(fbb)或反向背偏置(rbb))，以微调fet的阈值电压(vt)，从而提高rf开关性能。然而，如果rf开关内堆叠的fet的数量增加以改善高rf电压处理或其他性能参数，则到半导体衬底的寄生电容随着每个附加fet的每个附加背栅极而增加。到半导体衬底的寄生电容的增加调制导通电阻(on resistance，ron)并引入有害的软压缩。

技术实现思路

1、公开了一种结构(例如，开关结构)的实施例。所述结构可以包括：晶体管，其串联连接在第一节点和第二节点之间。每个晶体管可以具有主栅极和副栅极。所述结构还可以包括电容器。每个电容器可以电连接到所述第二节点和所述晶体管中的一个晶体管的所述副栅极。

2、在一些实施例中，所述结构具体可以包括半导体衬底，其具有第一表面和与所述第一表面相对的第二表面。所述半导体衬底可以包括：阱区，其位于所述第二表面处，在所述半导体衬底中延伸第一深度，并与所述第一表面物理分隔开。所述半导体衬底还可以包括附加阱区。所述附加阱区可以在所述第二表面处分别位于所述阱区内，可以具有与所述阱区不同的类型的导电性，并且可以在所述半导体衬底中延伸小于所述第一深度的第二深度。所述结构还可以包括：绝缘体层，其位于所述半导体衬底的所述第二表面上；以及半导体层，其位于所述绝缘体层上。所述结构还可以包括晶体管，其串联连接在第一节点和第二节点之间。每个晶体管可以包括：有源器件区，其位于所述半导体层中；主栅极，其位于所述有源器件区上，与所述绝缘体层相对；以及副栅极，其包括与所述有源器件区和所述附加阱区中的一个附加阱区相邻的所述绝缘体层的一部分。所述结构还可以包括电容器。每个电容器可以电连接到所述晶体管中的一个晶体管的副栅极的附加阱区和所述第二节点。

3、本文还公开了一种方法的实施例。所述方法可以包括由处理器生成用于包括串联连接在第一节点和第二节点之间的晶体管的结构的电容模型，其中，每个晶体管具有主栅极和副栅极。所述方法还可以包括由所述处理器基于所述电容模型编辑用于所述结构的设计。所述编辑过程包括将电容器插入到所述设计中，其中，每个电容器连接到所述第二节点和所述晶体管中对应的一个晶体管的所述副栅极。所述方法还可以包括由所述处理器输出用于制造所述结构的所述设计。

技术特征：

1.一种结构，包括：

2.根据权利要求1所述的结构，其中，所述电容器具有不同的电容。

3.根据权利要求2所述的结构，

4.根据权利要求1所述的结构，其中，所述晶体管是相同大小的晶体管。

5.根据权利要求1所述的结构，

6.根据权利要求1所述的结构，其中，所述晶体管至少包括连接到所述第一节点的第一晶体管和连接到所述第二节点的最后一个晶体管，并且在所述第一晶体管和所述最后一个晶体管之间大小减小。

7.根据权利要求1所述的结构，其中，所述晶体管的主栅极被连接以接收主栅极电压，并且其中，所述晶体管的副栅极被连接以接收副栅极电压。

8.根据权利要求1所述的结构，

9.一种结构，包括：

10.根据权利要求9所述的结构，

11.根据权利要求9所述的结构，其中，所述晶体管是相同大小的晶体管。

12.根据权利要求9所述的结构，

13.根据权利要求9所述的结构，其中，所述晶体管至少包括连接到所述第一节点的第一晶体管和连接到所述第二节点的最后一个晶体管，并且在所述第一晶体管和所述最后一个晶体管之间大小减小。

14.根据权利要求9所述的结构，其中，所述晶体管的主栅极被连接以接收主栅极电压，并且其中，所述晶体管的副栅极被连接以接收副栅极电压。

15.根据权利要求9所述的结构，还包括隔离区，所述隔离区从所述第二表面延伸到所述半导体衬底中，并且横向邻近所述附加阱区定位。

16.根据权利要求9所述的结构，

17.一种方法，包括：

18.根据权利要求17所述的方法，

19.根据权利要求17所述的方法，其中，所述晶体管是相同大小的晶体管。

20.根据权利要求17所述的方法，

技术总结本公开涉及具有背栅极连接的补偿电容器的开关。公开的结构(例如开关电路)包括串联连接在第一和第二节点之间的多个晶体管(例如在三阱上)。每个晶体管可以包括用于控制晶体管的导通/关断状态的主栅极(例如前栅极)和用于调节晶体管的VT的副栅极(例如背栅极)。开关电路还包括多个电容器(例如三阱上的APMOM电容器)，每个电容器连接到晶体管中对应一个的副栅极和第二节点。在先进的绝缘体上半导体处理技术平台中，每个副栅极包括位于半导体衬底内的阱区和绝缘体层的对应部分，该对应部分位于半导体衬底上并与晶体管的有源器件区相邻。电容器在设计期间被预先选择，并且具有不同的电容以限制副栅极到衬底的寄生耦合。还公开了相关联的方法。技术研发人员：T·G·麦凯,G·B·卡茨曼受保护的技术使用者：格芯（美国）集成电路科技有限公司技术研发日：技术公布日：2024/7/29