一种半导体测试结构及其测试方法与流程

本发明涉及半导体测试领域，特别涉及一种半导体测试结构及其测试方法。

背景技术：

1、在beol（后段制程）中，由于imd（inter-metaldielectric，简称层间介质层）受材质的限制，使得其韧性较差，尤其是先进半导体制程选择的金属材料铜与低k介质层（low-k）搭配时，在受到应力时极易产生损伤。因此，imd的特性为可靠性测试带来了一些困扰。

2、imd的tddb（time dependent dielectric breakdown，与时间相关电解质击穿）是针对imd的制程可靠性评估的一种常用项目。该项目可分为wlr（wafer levelreliability，晶圆级可靠性）测试和plr（封装级可靠性，package-level reliability）测试，如图1所示，测试结构的两端分别接到相应的焊盘（pad）上，并在高温下进行tddb测试。其中，wlr测试探针在高温长时间烘烤下会发生热涨，挤压imd并产生crack（裂纹），从而影响到测试结构；plr测试会先打线封装, 并将金线热压连接到焊盘上，在压力过大时容易挤压到imd并产生crack，从而影响到测试结构的测试准确性。

技术实现思路

1、本发明的目的在于，提供一种半导体测试结构及其测试方法，可以提高imd的tddb测试的准确性。

2、本发明提供一种半导体测试结构，包括电容、第一电阻、第二电阻、第一焊盘结构、第二焊盘结构、第三焊盘结构、第四焊盘结构、第一围墙结构和第二围墙结构，所述第一围墙结构绝缘围设在所述第二焊盘结构的外侧，所述第二围墙结构绝缘围设在所述第三焊盘结构的外侧，所述第二焊盘结构和第三焊盘结构通过所述电容电连接，所述第一焊盘结构和第一围墙结构电连接，所述第一围墙结构通过所述第一电阻与所述第三焊盘结构电连接，所述第二围墙结构和第四焊盘结构电连接，且所述第二围墙结构通过所述第二电阻与所述第二焊盘结构电连接；

3、在tddb测试时，所述第二焊盘结构上施加电压，所述第三焊盘结构接地，或者，所述第二焊盘结构接地，所述第三焊盘结构上施加电压，且根据所述第一焊盘结构和第二焊盘结构之间的电阻，以及所述第三焊盘结构和第四焊盘结构之间的电阻来确定层间介质层是否为正常击穿。

4、可选的，所述第一围墙结构和第二焊盘结构之间的间距等于所述第二围墙结构和第三焊盘结构之间的间距，且所述间距为0.045μm~0.2μm。

5、可选的，所述第一围墙结构和第二围墙结构均为具有两个缺口的环状结构，以在两个缺口处实现所述第二焊盘结构的电连接以及所述第三焊盘结构的电连接，且所述第一围墙结构和第二围墙结构分别在各自的缺口下方电连接。

6、可选的，所述半导体测试结构用于对金属互连结构的水平向层间介质层的tddb测试时，所述第一焊盘结构、第二焊盘结构、第三焊盘结构和第四焊盘结构均包括由下至上依次设置的当层金属层和引出焊盘层，所有所述当层金属层同层设置，且所述当层金属层前嵌设在所述层间介质层中，所述引出焊盘层位于所述层间介质层表面，所述当层金属层和引出焊盘层通过导电通孔电连接，且所述第一围墙结构将所述第二焊盘结构的当层金属层包围设置，所述第二围墙结构将所述第三焊盘结构的当层金属层包围设置。

7、可选的，所述半导体测试结构用于对相邻金属层之间的层间介质层的tddb测试时，所述第一焊盘结构、第二焊盘结构、第三焊盘结构和第四焊盘结构均包括由下至上依次设置的第一当层金属层、第二当层金属层和引出焊盘层，所述第一当层金属层和第二当层金属层沿厚度方向间隔且绝缘嵌设在所述层间介质层中，所述引出焊盘层位于所述层间介质层表面，所述第一当层金属层、第二当层金属层和引出焊盘层依次通过导电通孔电连接；

8、所述第一围墙结构和第二围墙结构均具有由下至上依次设置的第一子围墙和第二子围墙，所有所述第一当层金属层和所有所述第一子围墙同层设置，所有所述第二当层金属层和所有所述第二子围墙同层设置，所述第一围墙结构的第一子围墙间隔且绝缘围设在所述第二焊盘结构的第一当层金属层的外侧，且所述第一围墙结构的第二子围墙间隔且绝缘围设在所述第二焊盘结构的第二当层金属层的外侧；所述第二围墙结构的第一子围墙间隔且绝缘围设在所述第三焊盘结构的第一当层金属层的外侧，且所述第二围墙结构的第二子围墙间隔且绝缘围设在所述第三焊盘结构的第二当层金属层的外侧。

9、可选的，所述第一电阻和第二电阻的阻值相同，且均为千欧级电阻。

10、进一步的，所述第一电阻和第二电阻均为千欧级电阻。

11、另一方面，本发明还提供一种半导体测试结构的测试方法，采用所述的半导体测试结构，包括以下步骤：

12、在第二焊盘结构上施加电压，第三焊盘结构接地，或者，所述第二焊盘结构接地，在所述第三焊盘结构上施加电压，以进行tddb测试；

13、在检测到击穿时，测量所述第一焊盘结构和第二焊盘结构之间的电阻，以及所述第三焊盘结构和第四焊盘结构之间的电阻，以确定层间介质层是否为正常击穿。

14、可选的，在测量所述第一焊盘结构和第二焊盘结构之间的电阻时，

15、若所述第一焊盘结构和第二焊盘结构之间的电阻趋于0时，则判断所述第一围墙结构和第二焊盘结构之间的层间介质层发生异常击穿；

16、若所述第一焊盘结构和第二焊盘结构之间的电阻与所述第一电阻的阻值相当时，则判断所述层间介质层为正常击穿。

17、可选的，在测量所述第三焊盘结构和第四焊盘结构之间的电阻时，

18、若所述第三焊盘结构和第二焊盘结构之间的电阻趋于0，则判断所述第二围墙结构和第三焊盘结构之间的层间介质层发生异常击穿；

19、若所述第三焊盘结构和第二焊盘结构之间的电阻与所述第二电阻的阻值相当时，则判断所述层间介质层为正常击穿。

20、与现有技术相比，本发明具有以下意想不到的技术效果：

21、本发明提供一种半导体测试结构及其测试方法，半导体测试结构包括电容、第一电阻、第二电阻、第一焊盘结构、第二焊盘结构、第三焊盘结构、第四焊盘结构、第一围墙结构和第二围墙结构，所述第一围墙结构绝缘围设在所述第二焊盘结构的外侧，所述第二围墙结构绝缘围设在所述第三焊盘结构的外侧，所述第二焊盘结构和第三焊盘结构通过所述电容电连接，所述第一焊盘结构和第一围墙结构电连接，所述第一围墙结构通过所述第一电阻与所述第三焊盘结构电连接，所述第二围墙结构和第四焊盘结构电连接，且所述第二围墙结构通过所述第二电阻与所述第二焊盘结构电连接；在tddb测试时，所述第二焊盘结构上施加电压，所述第三焊盘结构接地，或者，所述第二焊盘结构接地，所述第三焊盘结构上施加电压，且根据所述第一焊盘结构和第二焊盘结构之间的电阻，以及所述第三焊盘结构和第四焊盘结构之间的电阻来确定层间介质层是否为正常击穿，取得意想不到的技术效果为：可以有效剔除因tddb测试或封装原因导致半导体测试结构损伤样品，极大提高了imd的tddb测试准确性。

技术特征：

1.一种半导体测试结构，其特征在于，包括电容、第一电阻、第二电阻、第一焊盘结构、第二焊盘结构、第三焊盘结构、第四焊盘结构、第一围墙结构和第二围墙结构，所述第一围墙结构绝缘围设在所述第二焊盘结构的外侧，所述第二围墙结构绝缘围设在所述第三焊盘结构的外侧，所述第二焊盘结构和第三焊盘结构通过所述电容电连接，所述第一焊盘结构和第一围墙结构电连接，所述第一围墙结构通过所述第一电阻与所述第三焊盘结构电连接，所述第二围墙结构和第四焊盘结构电连接，且所述第二围墙结构通过所述第二电阻与所述第二焊盘结构电连接；

2.如权利要求1所述的半导体测试结构，其特征在于，所述第一围墙结构和第二焊盘结构之间的间距等于所述第二围墙结构和第三焊盘结构之间的间距，且所述间距为0.045μm~0.2μm。

3.如权利要求1所述的半导体测试结构，其特征在于，所述第一围墙结构和第二围墙结构均为具有两个缺口的环状结构，以在两个缺口处实现所述第二焊盘结构的电连接以及所述第三焊盘结构的电连接，且所述第一围墙结构和第二围墙结构分别在各自的缺口下方电连接。

4.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构用于对金属互连结构的水平向层间介质层的tddb测试时，所述第一焊盘结构、第二焊盘结构、第三焊盘结构和第四焊盘结构均包括由下至上依次设置的当层金属层和引出焊盘层，所有所述当层金属层同层设置，且所述当层金属层前嵌设在所述层间介质层中，所述引出焊盘层位于所述层间介质层表面，所述当层金属层和引出焊盘层通过导电通孔电连接，且所述第一围墙结构将所述第二焊盘结构的当层金属层包围设置，所述第二围墙结构将所述第三焊盘结构的当层金属层包围设置。

5.如权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构用于对相邻金属层之间的层间介质层的tddb测试时，所述第一焊盘结构、第二焊盘结构、第三焊盘结构和第四焊盘结构均包括由下至上依次设置的第一当层金属层、第二当层金属层和引出焊盘层，所述第一当层金属层和第二当层金属层沿厚度方向间隔且绝缘嵌设在所述层间介质层中，所述引出焊盘层位于所述层间介质层表面，所述第一当层金属层、第二当层金属层和引出焊盘层依次通过导电通孔电连接；

6.如权利要求1所述的半导体测试结构，其特征在于，所述第一电阻和第二电阻的阻值相同，且均为千欧级电阻。

7.如权利要求6所述的半导体测试结构，其特征在于，所述第一电阻和第二电阻均为千欧级电阻。

8.一种半导体测试结构的测试方法，采用如权利要求1~7中任一项所述的半导体测试结构，其特征在于，包括以下步骤：

9.如权利要求8所述的半导体测试结构的测试方法，其特征在于，在测量所述第一焊盘结构和第二焊盘结构之间的电阻时，

10.如权利要求8所述的半导体测试结构的测试方法，其特征在于，在测量所述第三焊盘结构和第四焊盘结构之间的电阻时，

技术总结本发明提供一种半导体测试结构及其测试方法，半导体测试结构的第一围墙结构绝缘围设在第二焊盘结构外侧，第二围墙结构绝缘围设在第三焊盘结构外侧，第二焊盘结构和第三焊盘结构通过电容电连接，第一焊盘结构和第一围墙结构电连接，第一围墙结构通过第一电阻与第三焊盘结构电连接，第二围墙结构和第四焊盘结构电连接，第二围墙结构通过第二电阻与第二焊盘结构电连接；TDDB测试时，第二焊盘结构和第三焊盘结构中一个接地一个施加电压，根据第一焊盘结构和第二焊盘结构之间的电阻，第三焊盘结构和第四焊盘结构之间的电阻确定IMD是否为正常击穿，以有效剔除因TDDB测试或封装原因导致半导体测试结构损伤样品，极大提高了IMD的TDDB测试准确性。技术研发人员：黄彪子,宋佳华受保护的技术使用者：合肥晶合集成电路股份有限公司技术研发日：技术公布日：2024/7/29