运算处理装置的制作方法

本发明涉及半导体模块。

背景技术：

1、以往，作为存储装置，已知有dram(dynamicrandom access memory：动态随机存取存储器)等易失性存储器。对于dram，要求对应于运算装置(以下称为mpu)的高性能化、数据量的增大能够承受的大容量化。因此，一直在追求通过存储器(存储单元阵列、存储芯片)的微细化以及单元的平面增设而得到的大容量化。另一方面，因为由微细化导致的对噪声的脆弱性、晶片(die)面积的增加等，这种大容量化达到了极限。

2、因此，最近提出了层叠多个平面的存储器来进行三维化(3d化)从而实现大容量化的技术(例如，参照专利文献1～4)。

3、现有技术文献

4、专利文献

5、专利文献1：日本特表2016-502287号公报；

6、专利文献2：日本特表2015-507372号公报；

7、专利文献3：日本特表2015-502664号公报；

8、专利文献4：日本特表2011-512598号公报。

9、发明要解决的问题

10、然而，因为mpu的高性能化、数据量的增大，在要求大容量化的同时也要求提高mpu与dram之间的通信速度。通过提高存储带宽(存储频带宽度)，能够提高mpu与dram之间的通信速度，但因为通信速度的提高，数据传输功率(耗电)也增大。例如，如果将在dram的读出放大器与处理器的处理元件(processing element)之间传输1比特的数据所需要的能量设为1pj，则在128tb/s的存储带宽下，数据传输功率达到1024w。

11、因此，如果通过能够扩大存储带宽并且减少耗电从而能够提高数据传输效率，则非常有用。

技术实现思路

1、本发明的目的在于提供一种半导体模块，通过能够扩大存储带宽并且减少耗电，从而能够提高数据传输效率。

2、用于解决问题的方案

3、本发明涉及一种半导体模块，其特征在于，具有：中介层；以及处理部，所述处理部载置在所述中介层并与所述中介层电连接，所述处理部具有在沿所述中介层的板面的第一方向上排列设置的多个处理部主体，所述处理部主体具有多个子部，所述子部具有一个运算部和一个存储部，所述运算部包含至少一个核，所述存储部排列设置在运算部的第一方向上，并由层叠型ram模块构成，多个所述子部排列设置在与第一方向交叉的第二方向上。

4、此外，优选所述处理部还具有路由器部，所述路由器部排列设置在所述处理部主体的第二方向上，对多个所述处理部主体之间的数据通信进行中继。

5、此外，优选所述中介层具有连接多个所述路由器部的通信线。

6、此外，优选在所述运算部的与排列设置的所述存储部邻接的一端部具有第一接口部，在所述存储部的与排列设置的所述运算部邻接的一端部具有第二接口部。

7、发明效果

8、根据本发明，能够提供一种半导体模块，通过能够扩大存储带宽并且减少耗电，从而能够提高数据传输效率。

技术特征：

1.一种运算处理装置，具有：

2.根据权利要求1所述的运算处理装置，

3.根据权利要求2所述的运算处理装置，

技术总结本发明的运算处理装置具有：处理部主体(21)，其在规定的第一方向(F1)上排列设置；多个路由器部(30)，其排列设置在与各个所述处理部主体(21)的所述第一方向(F1)交叉的第二方向(F2)上，对多个所述处理部主体(21)之间的数据通信进行中继；以及通信线(12)，其连接多个所述路由器部(30)，所述处理部主体(21)具有排列设置在与所述第一方向(F1)交叉的所述第二方向(F2)上的多个子部(22)，所述子部(22)具有一个运算部(23)和一个存储部(24)，所述运算部(23)包含至少一个核(25)，所述存储部(24)排列设置在所述运算部(23)的第一方向(F1)上。技术研发人员：梶谷一彦,安达隆郎受保护的技术使用者：超极存储器股份有限公司技术研发日：技术公布日：2024/1/15