写操作电路和存储器的制作方法

本发明涉及存储器设计，尤其涉及一种写操作电路和存储器。

背景技术：

1、在现有mram制作工艺不够成熟，单元之间有微小偏差，且访问不同位置的阵列其寄生电阻也有所不同的情况下，阵列的每个单元所需的写电压实际都不一致。在进行写操作时，通常只考虑满足最难写的单元，当此最难写单元能被写入时，其余单元写入电压实际超出所需的写电压，导致目标单元的可擦写次数呈指数下降，芯片耐久性变差。

2、为了解决上述问题，引入write verify write(写入-验证-再写入)技术，先采用低电压进行写入，完成写操作后进行读操作，若数据已写入，则完成写操作，若数据未写入，则抬高写操作电压，进行第二次写入，依次进行，直到阵列完全写入。由于此技术在写操作时使用较合适电压对阵列进行写操作，可防止芯片耐久性由于写电压过高而变差。

3、在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

4、在现有write verify write技术中，由于每次写操作完成以后都要对阵列进行读操作以便验证是否成功写入，考虑到需要多次写操作，故单个写周期其实是由几组写操作与读操作组成，写入时间会特别长，降低芯片工作频率，写入速度变得很慢。

技术实现思路

1、为解决上述问题，本发明提供了一种写操作电路和存储器，在不降低芯片耐久性的前提下，能够缩短写周期，提高写入速度。

2、一方面，本发明提供一种写操作电路，包括：

3、待写入数据的目标单元、向目标单元写入“0”的第一写电路以及写入“1”的第二写电路，其中，

4、所述第一写电路包括：

5、第一写驱动单元，输入端输入写“0”驱动信号，输出端与目标单元的位线连接，用于在一个写周期内根据所述写“0”驱动信号对所述目标单元进行多次写“0”操作；

6、第一电压比较器，输入位线电压和第一参考电压，用于通过比较所述位线电压和所述第一参考电压，验证写“0”是否成功；

7、第一逻辑单元，用于根据所述第一电压比较器的比较结果，输出所述写“0”驱动信号；

8、所述第二写电路包括：

9、第二写驱动单元，输入端输入写“1”驱动信号，输出端与目标单元的源线连接，用于在一个写周期内根据所述写“1”驱动信号对所述目标单元进行多次写“1”操作；

10、第二电压比较器，输入源线电压和第二参考电压，用于通过比较所述源线电压和所述第二参考电压，验证写“1”是否成功；

11、第二逻辑单元，用于根据所述第二电压比较器的比较结果，输出所述写“1”驱动信号。

12、可选地，所述第一电压比较器的反相输入端输入所述位线电压，同相输入端输入所述第一参考电压；

13、所述第二电压比较器的反相输入端输入所述第二参考电压，同相输入端输入所述源线电压。

14、可选地，所述第一参考电压取值为写“0”前后，目标单元位线电压的中间值；

15、所述第二参考电压取值为写“1”前后，目标单元源线电压的中间值。

16、可选地，所述第一逻辑单元包括：

17、第一与门，一个输入端与所述第一电压比较器的输出端连接，输入所述第一电压比较器的比较结果，另一个输入端输入时钟信号；

18、第一锁存器，置位端与所述第一与门的输出端连接，复位端输入写周期信号，输出写“0”完成信号；

19、第一非门，所述第一非门的输入端与所述第一锁存器的输出端连接，对所述写“0”完成信号进行取反；

20、第二与门，所述第二与门的一个输入端输入写“0”使能信号，另一个输入端与所述第一非门的输出端连接，输出写“0”驱动信号。

21、可选地，所述第二逻辑单元包括：

22、第三与门，一个输入端与所述第二电压比较器的输出端连接，输入所述第二电压比较器的比较结果，另一个输入端输入时钟信号；

23、第二锁存器，置位端与所述第三与门的输出端连接，复位端输入写周期信号，输出写“1”完成信号；

24、第二非门，所述第二非门的输入端与所述第二锁存器的输出端连接，对所述写“1”完成信号进行取反；

25、第四与门，所述第四与门的一个输入端输入写“1”使能信号，另一个输入端与所述第二非门的输出端连接，输出写“1”驱动信号。

26、可选地，所述写“0”驱动信号为高电平时，所述第一写驱动单元进行写“0”操作；

27、所述写“0”驱动信号为低电平时，所述第一写驱动单元停止写“0”操作；

28、所述写“1”驱动信号为高电平时，所述第二写驱动单元进行写“1”操作；

29、所述写“1”驱动信号为低电平时，所述第二写驱动单元停止写“1”操作。

30、可选地，所述第一写电路还包括第一晶体管，用于在写“0”时保持所述目标单元的源线与地线导通。

31、可选地，所述第二写电路还包括第二晶体管，用于在写“1”时保持所述目标单元的位线与地线导通。

32、可选地，所述目标单元包括磁性隧道结和选通晶体管，其中磁性隧道结的自由层侧连接至位线，磁性隧道结的参考层侧连接至源线。

33、另一方面，本发明提供一种存储器，所述存储器包括上述写操作电路。

34、本发明提供的一种写操作电路和存储器，在写入数据后不需要进行读操作，通过比较放大器就可以判定存储单元是否写入成功，并通过逻辑电路实现对写驱动电路的控制，写入成功后不再进行后续的写操作，在保证芯片耐久性的前提下，取消了每次写操作之后的读操作，缩短写周期，提高写入速度。本发明通过电压比较器与逻辑电路的组合实现了此功能。

技术特征：

1.一种写操作电路，其特征在于，包括：

2.根据权利要求1所述的写操作电路，其特征在于，所述第一电压比较器的反相输入端输入所述位线电压，同相输入端输入所述第一参考电压；

3.根据权利要求2所述的写操作电路，其特征在于，

4.根据权利要求1所述的写操作电路，其特征在于，

5.根据权利要求1所述的写操作电路，其特征在于，

6.根据权利要求1所述的写操作电路，其特征在于，

7.根据权利要求1所述的写操作电路，其特征在于，

8.根据权利要求1所述的写操作电路，其特征在于，

9.根据权利要求1所述的写操作电路，其特征在于，

10.一种存储器，其特征在于，所述存储器包括如权利要求1-9中任一项所述的写操作电路。

技术总结本发明提供一种写操作电路和存储器。写操作电路包括：待写入数据的目标单元、写入“0”的第一写电路以及写入“1”的第二写电路，其中，第一写电路包括用于在一个写周期内根据写“0”驱动信号对目标单元进行多次写“0”操作的第一写驱动单元、用于验证写“0”是否成功的第一电压比较器、用于输出写“0”驱动信号的第一逻辑单元；第二写电路包括用于在一个写周期内根据写“1”驱动信号对目标单元进行多次写“1”操作的第二写驱动单元、用于验证写“1”是否成功的第二电压比较器、用于输出写“1”驱动信号的第二逻辑单元。技术研发人员：熊保玉,沈岙受保护的技术使用者：浙江驰拓科技有限公司技术研发日：技术公布日：2024/1/16