访问存储器的方法和使用所述方法的存储器装置与流程

本发明涉及一种访问存储器的方法和使用所述方法的存储器装置。

背景技术：

1、传统的动态随机存取存储器的访问方法需要由控制器通过发出行指令和列指令来执行。控制器可发出行指令以及存储库地址来选择存储库中的字线。在字线被选择后，由字线控制的存储单元中的数据会被传送到存储器的一级感测放大器中。接着，控制器可通过发出列指令来选择栏选择线。被致能的栏选择线可将少数的一级感测放大器中的数据传送至二级感测放大器。最后，控制器在通过指令将二级感测放大器传送给外部装置。

2、栏选择线无法同时为许多一级感测放大器传送数据的原因在于，二维平面上能摆放栏选择线以及数据线的空间是有限的。此外，动态随机存取存储器中的单元阵列(cellarray)是以密集的方式排列的。当动态随机存取存储器的密度增加时，动态随机存取存储器的单元区块(cell block)的数量会增加，从而使得栏选择线的路径的总长度也需增加。另一方面，随着密度的增加，用于将一级感测放大器中的数据传送至二级感测放大器的主数据线mdq的路径的总长度也需要增加。在栏选择线与主数据线mdq的长度极长的情况下，栏选择线与mdq的线宽并无法大幅地减少。换句话说，栏选择线与mdq的线宽限制了每一次可访问的一级感测放大器的数量。

技术实现思路

1、本发明提供一种访问存储器的方法和使用所述方法的存储器装置，可基于三维的芯片堆栈技术提升存储器的读/写带宽。

2、本发明的一种存储器装置，包含存储器以及系统单芯片。存储器包含存储单元、一级感测放大器以及晶体管。一级感测放大器耦接存储单元并且自存储单元接收数据。晶体管的第一端耦接至一级感测放大器。系统单芯片包含第一指令端以及第一输入输出端，其中第一指令端耦接至晶体管的第二端，并且第一输入输出端耦接至晶体管的第三端，其中系统单芯片发送访问指令至晶体管的第二端以通过晶体管的第三端访问一级感测放大器输出的数据。

3、在本发明的一实施例中，上述的第一指令端耦接至分别对应于多个晶体管的多个第二端，其中多个晶体管包含晶体管，并且多个第二端包含第二端。

4、本发明的一种访问存储器的方法，适用于系统单芯片以及存储器，包含：由存储器的一级感测放大器耦接存储器的存储单元以自存储单元接收数据；将存储器的晶体管的第一端耦接至一级感测放大器；将系统单芯片的第一指令端耦接至晶体管的第二端，并且将系统单芯片的第一输入输出端耦接至晶体管的第三端；以及由系统单芯片发送访问指令至晶体管的第二端以通过晶体管的第三端访问一级感测放大器输出的数据。

5、基于上述，本发明运用三维芯片堆栈技术增加存储器的访问速度，使得访问速度可到达或超越16k位。对越来越重视存储器的访问速度与带宽的系统单芯片来说，采用本发明的系统单芯片的效能可显著地成长。

技术特征：

1.一种存储器装置，其特征在于，包括：

2.根据权利要求1所述的存储器装置，其中所述第一指令端耦接至分别对应于多个晶体管的多个第二端，其中所述多个晶体管包括所述晶体管，并且所述多个第二端包括所述第二端。

3.根据权利要求1所述的存储器装置，其中所述系统单芯片封装于第一裸晶，并且所述存储器封装于第二裸晶，其中所述第一裸晶不同于所述第二裸晶。

4.根据权利要求3所述的存储器装置，其中所述第一裸晶基于混合键合技术而通过硅穿孔与所述第二裸晶键合。

5.根据权利要求1所述的存储器装置，其中所述晶体管为双极性晶体管，其中所述晶体管的所述第一端为射极，所述晶体管的所述第二端为基极，并且所述晶体管的所述第三端为集极。

6.根据权利要求1所述的存储器装置，其中所述晶体管为场效应晶体管，其中所述晶体管的所述第一端为源极，所述晶体管的所述第二端为栅极，并且所述晶体管的所述第三端为漏极。

7.根据权利要求1所述的存储器装置，其中所述存储器为静态随机存取存储器。

8.根据权利要求1所述的存储器装置，其中所述存储器为动态随机存取存储器。

9.根据权利要求1所述的存储器装置，其中所述存储器还包括：

10.一种访问存储器的方法，适用于系统单芯片以及存储器，其特征在于，包括：

技术总结本发明提供一种访问存储器的方法和使用所述方法的存储器装置。方法包含：由存储器的一级感测放大器耦接存储器的存储单元以自存储单元接收数据；将存储器的晶体管的第一端耦接至一级感测放大器；将系统单芯片的第一指令端耦接至晶体管的第二端，并且将系统单芯片的第一输入输出端耦接至晶体管的第三端；以及由系统单芯片发送访问指令至晶体管的第二端以通过晶体管的第三端访问一级感测放大器输出的数据。技术研发人员：杜盈德受保护的技术使用者：华邦电子股份有限公司技术研发日：技术公布日：2024/1/16