一种测试方法、测试设备和计算机存储介质与流程

本公开涉及半导体测试，尤其涉及一种测试方法、测试设备和计 算机存储介质。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)芯片一 般是制作在晶圆上，在对晶圆上形成的dram芯片进行封装或者在投入使用之 前，一般都需要对dram芯片的各项性能参数进行测试以保证dram芯片的 设计符合要求。

2、随着半导体存储器技术的快速发展，存储器的数据速度也随之加快。例如， 与第四代双倍速率同步动态随机存储器(low power double data rate fourth synchronousdynamic random access memory，ddr4 sdram，简写为lpddr4) 相比，lpddr5的数据速度提升到了6400mbps。在相关技术中，dram高速 测试依赖于高速自动测试设备(automatictest equipment，ate)的开发。然而， 高速测试设备的费用昂贵、而且测试程序需要重新开发和设计，导致对高频存 储器的测试成本过高。

技术实现思路

1、本公开实施例提供的一种测试方法、测试设备和计算机存储介质。

2、第一方面，本公开实施例提供了一种测试方法，该方法包括：

3、确定初始时钟信号；

4、基于所述初始时钟信号生成目标时钟信号；其中，所述目标时钟信号的时 钟频率高于所述初始时钟信号的时钟频率；

5、获取测试数据；其中，所述测试数据包括第一测试数据和第二测试数据；

6、根据所述目标时钟信号的第一类翻转时刻将所述第一测试数据依次写入到 被测芯片的目标存储区域后，根据所述目标时钟信号的第二类翻转时刻将所述 第二测试数据依次写入到被测芯片的目标存储区域；

7、根据所述目标时钟信号的第一类翻转时刻和第二类翻转时刻分别对所述被 测芯片的目标存储区域进行数据读取采样，确定第一采样数据和第二采样数据；

8、基于所述第一测试数据与所述第一采样数据以及所述第二测试数据与所述 第二采样数据，确定测试结果。

9、在一些实施例中，所述第一类翻转时刻表示所述目标时钟信号由低电平向 高电平翻转的上升沿时刻，所述第二类翻转时刻表示所述目标时钟信号由高电 平向低电平翻转的下降沿时刻；或者，

10、所述第一类翻转时刻表示所述目标时钟信号由高电平向低电平翻转的下降 沿时刻，所述第二类翻转时刻表示所述目标时钟信号由低电平向高电平翻转的 下降沿时刻。

11、在一些实施例中，所述获取测试数据，包括：

12、将所述测试数据中的偶数比特位数据确定为所述第一测试数据，将所述测 试数据中的奇数比特位数据确定为所述第二测试数据；或者，

13、将所述测试数据中的奇数比特位数据确定为所述第一测试数据，将所述测 试数据中的偶数比特位数据确定为所述第二测试数据。

14、在一些实施例中，在所述第一类翻转时刻为所述目标时钟信号的上升沿时 刻，所述第二类翻转时刻为所述目标时钟信号的下降沿时刻；以及所述第一测 试数据为所述测试数据中的偶数比特位数据，所述第二测试数据为所述测试数 据中的奇数比特位数据的情况下，

15、所述根据所述目标时钟信号的第一类翻转时刻将所述第一测试数据依次写 入到被测芯片的目标存储区域后，根据所述目标时钟信号的第二类翻转时刻将 所述第二测试数据依次写入到被测芯片的目标存储区域，包括：

16、确定第一数据掩码信号和第二数据掩码信号，且所述第一数据掩码信号和 所述第二数据掩码信号的相位相反；

17、在对所述被测芯片执行第一次写操作时，基于所述第一数据掩码信号屏蔽 所述奇数比特位数据，以及在所述目标时钟信号的上升沿时刻将所述偶数比特 位数据依次写入到被测芯片的目标存储区域；

18、在对所述被测芯片执行第二次写操作时，基于所述第二数据掩码信号对所 述偶数比特位数据进行掩码处理，以及在所述目标时钟信号的第二类翻转时刻 将所述奇数比特位数据依次写入到被测芯片的目标存储区域。

19、在一些实施例中，所述根据所述目标时钟信号的第一类翻转时刻和第二类 翻转时刻分别对所述被测芯片的目标存储区域进行数据读取采样，确定第一采 样数据和第二采样数据，包括：

20、在对所述被测芯片执行第一次读操作时，从所述被测芯片的目标存储区域 中进行数据读取，根据所述目标时钟信号的上升沿时刻对读取到的数据进行采 样，得到所述第一采样数据；

21、在对所述被测芯片执行第二次读操作时，从所述被测芯片的目标存储区域 中进行数据读取，根据所述目标时钟信号的下降沿时刻对读取到的数据进行采 样，得到所述第二采样数据；

22、相应地，所述基于所述第一测试数据与所述第一采样数据以及所述第二测 试数据与所述第二采样数据，确定测试结果，包括：

23、确定所述偶数比特位数据与所述第一采样数据的第一比较结果；

24、确定所述奇数比特位数据与所述第二采样数据的第二比较结果；

25、在所述第一比较结果指示所述偶数比特位数据与所述第一采样数据相同， 且所述第二比较结果指示所述奇数比特位数据与所述第二采样数据相同时，确 定所述测试结果为测试通过。

26、在一些实施例中，所述根据所述目标时钟信号的第一类翻转时刻将所述第 一测试数据依次写入到被测芯片的目标存储区域后，根据所述目标时钟信号的 第二类翻转时刻将所述第二测试数据依次写入到被测芯片的目标存储区域，包 括：

27、确定第一数据掩码信号和第二数据掩码信号，且所述第一数据掩码信号和 所述第二数据掩码信号的相位相反；

28、在对所述被测芯片执行第一次写操作时，基于所述第一数据掩码信号对所 述第二测试数据进行掩码处理，以及在所述目标时钟信号的第一类翻转时刻将 所述第一测试数据依次写入到所述被测芯片的目标存储区域；

29、在对所述被测芯片执行第二次写操作时，基于所述第二数据掩码信号对所 述第一测试数据进行掩码处理，以及在所述目标时钟信号的第二类翻转时刻将 所述第二测试数据依次写入到所述被测芯片的目标存储区域，以实现将所述测 试数据写入到所述被测芯片的目标存储区域。

30、在一些实施例中，在对所述被测芯片执行第一次写操作时，所述基于所述 第一数据掩码信号对所述第二测试数据进行掩码处理，包括：在所述第一数据 掩码信号处于有效状态时，屏蔽所述有效状态对应的所述第二测试数据；

31、相应地，在对所述被测芯片执行第二次写操作时，所述基于所述第二数据 掩码信号对所述第一测试数据进行掩码处理，包括：在所述第二数据掩码信号 处于有效状态时，屏蔽所述有效状态对应的所述第一测试数据。

32、在一些实施例中，所述根据所述目标时钟信号的第一类翻转时刻和第二类 翻转时刻分别对所述被测芯片的目标存储区域进行数据读取采样，确定第一采 样数据和第二采样数据，包括：

33、在对所述被测芯片执行第一次读操作时，从所述被测芯片的目标存储区域 中进行数据读取，根据所述目标时钟信号的第一类翻转时刻对读取到的数据进 行采样，得到所述第一采样数据；

34、在对所述被测芯片执行第二次读操作时，从所述被测芯片的目标存储区域 中进行数据读取，根据所述目标时钟信号的第二类翻转时刻对读取到的数据进 行采样，得到所述第二采样数据。

35、在一些实施例中，所述基于所述第一测试数据与所述第一采样数据以及所 述第二测试数据与所述第二采样数据，确定测试结果，包括：

36、确定所述第一测试数据与所述第一采样数据的第一比较结果；

37、确定所述第二测试数据与所述第二采样数据的第二比较结果；

38、在所述第一比较结果指示所述第一测试数据与所述第一采样数据相同，且 所述第二比较结果指示所述第二测试数据与所述第二采样数据相同时，确定所 述测试结果为测试通过。

39、在一些实施例中，该方法还包括：

40、在所述第一比较结果指示所述第一测试数据与所述第一采样数据不相同， 和/或，所述第二比较结果指示所述第二测试数据与所述第二采样数据不相同时， 确定所述测试结果为测试不通过。

41、在一些实施例中，所述被测芯片包括多个存储区域，所述目标存储区域为 所述多个存储区域中的任意一个；该方法还包括：

42、若所述多个存储区域中的每一所述存储区域均测试通过，则确定所述被测 芯片的测试结果为测试通过；

43、若所述多个存储区域中的任一所述存储区域测试不通过，则确定所述被测 芯片的测试结果为测试未通过。

44、在一些实施例中，所处确定初始时钟信号包括：确定第一时钟信号和第二 时钟信号；其中，所述第一时钟信号与所述第二时钟信号的相位差为90度，且 所述第一时钟信号的时钟频率和所述第二时钟信号的时钟频率均为所述目标时 钟信号的时钟频率的二分之一；

45、所述基于所述初始时钟信号生成目标时钟信号，包括：对所述第一时钟信 号和所述第二时钟信号进行异或运算，得到所述目标时钟信号。

46、第二方面，本公开实施例提供了一种测试设备，包括确定单元、生成单元、 获取单元、写入单元、读取单元和比较单元，其中，

47、所述确定单元，配置为确定初始时钟信号；

48、所述生成单元，配合为基于所述初始时钟信号生成目标时钟信号；其中， 所述目标时钟信号的时钟频率高于所述初始时钟信号的时钟频率；

49、所述获取单元，配置为获取测试数据；其中，所述测试数据包括第一测试 数据和第二测试数据；

50、所述写入单元，配置为根据所述目标时钟信号的第一类翻转时刻将所述第 一测试数据依次写入到被测芯片的目标存储区域后，根据所述目标时钟信号的 第二类翻转时刻将所述第二测试数据依次写入到被测芯片的目标存储区域；

51、所述读取单元，配置为根据所述目标时钟信号的第一类翻转时刻和第二类 翻转时刻分别对所述被测芯片的目标存储区域进行数据读取采样，确定第一采 样数据和第二采样数据；

52、所述比较单元，配置为基于所述第一测试数据与所述第一采样数据以及所 述第二测试数据与所述第二采样数据，确定测试结果。

53、第三方面，本公开实施例提供了另一种测试设备，包括存储器和处理器， 其中，

54、所述存储器，用于存储能够在所述处理器上运行的计算机程序；

55、所述处理器，用于在运行所述计算机程序时，执行如第一方面任一项所述 的测试方法。

56、第二方面，本公开实施例提供了一种计算机存储介质，该计算机存储介质 存储有计算机程序，所述计算机程序被至少一个处理器执行时实现如第一方面 任一项所述的测试方法。

57、本公开实施例提供了一种测试方法、测试设备和计算机存储介质，首先确 定初始时钟信号，并基于初始时钟信号生成目标时钟信号，目标时钟信号的时 钟频率高于初始时钟信号的时钟频率；获取测试数据，测试数据包括第一测试 数据和第二测试数据；然后根据目标时钟信号的第一类翻转时刻将第一测试数 据依次写入到被测芯片的目标存储区域后，根据目标时钟信号的第二类翻转时 刻将第二测试数据依次写入到被测芯片的目标存储区域；再根据目标时钟信号 的第一类翻转时刻和第二类翻转时刻分别对被测芯片的目标存储区域进行数据 读取采样，确定第一采样数据和第二采样数据；最后基于第一测试数据与第一 采样数据以及第二测试数据与第二采样数据，确定测试结果。这样，在对被测 芯片进行高频测试时，通过两次写入的方式，可以实现利用时钟频率较低的测 试设备向时钟频率较高的被测芯片写入测试数据；以及通过两次读取采样的方 式，可以实现利用时钟频率较低的测试设备从被测芯片中读取出数据；如此， 基于写入的第一测试数据和读取到的第一采样数据的比较结果以及写入的第二 测试数据和读取到的第二采样数据的比较结果，能够确定该被测芯片是否测试 通过；也就是说，与相关技术依赖于高速自动测试设备相比，本方案实现了利 用低频的测试设备对dram芯片进行高频测试，不仅降低了测试复杂度，还降 低了测试成本。