一种信号生成电路及存储器的制作方法

本发明涉及集成电路设计与应用，特别是涉及一种信号生成电路及存储器。

背景技术：

1、静态随机存取存储器(static random-access memory，sram)是一种设置于cpu与主存间的高速缓存，随着集成电路系统向微观化发展，对静态随机存取存储器的读写次数及读写频率也大幅度增加，使静态随机存取存储器需要具备同时进行读写操作的双端口甚至多端口，并且，在先进工艺节点下，版图面积的缩减，能够带来更大的收益，如何兼顾面积与静态随机存储器的读写效率，是当前的技术难点之一。

2、应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种信号生成电路及存储器，用于解决现有技术中如何在不增加面积的前提下提高读静态随机存取存储器的读写效率的问题。

2、为实现上述目的及其他相关目的，本发明提供一种信号生成电路，所述信号生成电路至少包括：第一模块、第二模块、第三模块及第四模块，其中：

3、所述第一模块的基于接入的上部控制信号对第一上部端口及第二上部端口的预充操作进行控制，基于接入的上部写使能信号对第一上部端口与第一数据端口选通进行控制、对第二上部端口与第二数据端口的选通进行控制；所述第二模块基于接入的下部控制信号对第一下部端口及第二下部端口的预充操作进行控制，基于接入的下部写使能信号对第一下部端口与第一数据端口的选通进行控制、对第二下部端口与第二数据端口的选通进行控制；

4、其中，在不进行预充操作时，所述第一模块与所述第二模块接入第一数据端口及第二数据端口的数据使所述信号生成电路生成对存储单元进行写数据操作的位线信号；

5、所述第三模块连接于第一上部端口与第一下部端口之间，在进行预充操作时，所述第三模块基于接入的上部第一读使能信号及下部第一读使能信号使所述信号生成电路生成对存储单元进行读数据操作的位线信号；所述第四模块连接于第二上部端口与第二下部端口之间，在进行预充操作时，所述第四模块基于接入的上部第二读使能信号及下部第二读使能信号使所述信号生成电路生成对存储单元进行读数据操作的位线信号。

6、可选地，第一上部端口与上部存储库中各存储单元的第一位线连接；第二上部端口与上部存储库中各存储单元的第二位线连接；第一下部端口与下部存储库中各存储单元的第一位线连接；第二下部端口与下部存储库中各存储单元的第二位线连接。

7、可选地，上部控制信号、上部写使能信号、下部控制信号、下部写使能信号、上部第一读使能信号、上部第二读使能信号、下部第一读使能信号及下部第二读使能信号均通过译码操作获得。

8、可选地，所述第一模块包括：第一pmos管、第二pmos管、第一nmos管、第二nmos管及第一非门，其中：所述第一pmos管的源极与工作电压连接，所述第一pmos管的栅极接入上部控制信号，所述第一pmos管的漏极与第一上部端口连接；所述第二pmos管的源极与所述第一pmos管的源极连接，所述第二pmos管的栅极与所述第一pmos管的栅极连接，所述第二pmos管的漏极与第二上部端口连接；所述第一非门的输入端接入上部写使能信号；所述第一nmos管的漏极与所述第一pmos管的漏极连接，所述第一nmos管的栅极与所述第一非门的输出端连接，所述第一nmos管的源极与第一数据端口连接；所述第二nmos管的漏极与所述第二pmos管的漏极连接，所述第二nmos管的栅极与所述第一nmos管的栅极连接，所述第二nmos管的源极与第二数据端口连接。

9、可选地，所述第二模块包括：第三pmos管、第四pmos管、第三nmos管、第四nmos管及第二非门，其中：所述第三pmos管的源极与工作电压连接，所述第三pmos管的栅极接入下部控制信号，所述第三pmos管的漏极与第一下部端口连接；所述第四pmos管的源极与所述第三pmos管的源极连接，所述第四pmos管的栅极与所述第三pmos管的栅极连接，所述第四pmos管的漏极与第二下部端口连接；所述第二非门的输入端接入下部写使能信号；所述第三nmos管的漏极与所述第三pmos管的漏极连接，所述第三nmos管的栅极与所述第二非门的输出端连接，所述第三nmos管的源极与第一数据端口连接；所述第四nmos管的漏极与所述第四pmos管的漏极连接，所述第四nmos管的栅极与所述第三nmos管的栅极连接，所述第四nmos管的源极与第二数据端口连接。

10、可选地，所述第三模块包括：第三非门、第四非门及第五nmos管，其中：所述第三非门的输入端接入上部第一读使能信号，所述第四非门的输入端接入下部第一读使能信号，所述第三非门的第一控制端与第一上部端口连接，所述第四非门的第一控制端与所述第三非门的第二控制端及第一下部端口连接，所述第四非门的第二控制端与所述第三门的第一控制端连接；所述第五nmos管的栅极与所述第三非门的输出端及所述第四非门的输出端连接，所述第五nmos管的源极与参考地连接，所述第五nmos管的漏极与存储库第一位线汇总端口连接，其中，存储库第一位线汇总端口用于收集上部存储库中各存储单元的第一位线所存储的数据及下部存储库中各存储单元的第一位线所存储的数据。

11、可选地，所述第四模块包括：第五非门、第六非门及第六nmos管，其中：所述第五非门的输入端接入上部第二读使能信号，所述第六非门的输入端接入下部第二读使能信号，所述第五非门的第一控制端与第二上部端口连接，所述第六非门的第一控制端与所述第五非门的第二控制端及第二下部端口连接，所述第六非门的第二控制端与所述第五门的第一控制端连接；所述第六nmos管的栅极与所述第五非门的输出端及所述第六非门的输出端连接，所述第六nmos管的源极与参考地连接，所述第六nmos管的漏极与存储库第二位线汇总端口连接，其中，存储库第二位线汇总端口用于收集上部存储库中各存储单元的第二位线所存储的数据及下部存储库中各存储单元的第二位线所存储的数据。

12、可选地，对上部存储库中存储单元进行写数据操作时，不能对上部存储库进行读数据操作；对下部存储库中存储单元进行写数据操作时，不能对下部存储库进行读数据操作。

13、可选地，当上部第一读使能信号与上部第二读使能信号其中之一生效时，所述信号生成电路对上部存储库中存储单元的一个端口进行读数据操作；当上部第一读使能信号与上部第二读使能信号均生效时，所述信号生成电路对上部存储库中存储单元的两个端口进行读数据操作；当下部第一读使能信号与下部第二读使能信号其中之一生效时，所述信号生成电路对下部存储库中存储单元的一个端口进行读数据操作；当下部第一读使能信号与下部第二读使能信号均生效时，所述信号生成电路对下部存储库中存储单元的两个端口进行读数据操作。

14、为实现上述目的及其他相关目的，本发明提供一种存储器，所述存储器包括多个纵向且间隔排列的存储模块，每一存储模块包括纵向排列的上部存储库与下部存储库，上部存储库与下部存储库具有相同的行数m与相同的列数n，其中，m和n均为大于1的自然数，上部存储库与下部存储库均包括m*n个存储单元，其中，存储单元包括第一端口与第二端口；在同一存储模块中设置有n个所述信号生成电路，每一所述信号生成电路连接于上部存储库与下部存储库的对应列之间，其中，所述信号生成电路连接于上部存储库的对应位线与下部存储库的对应位线之间，第k信号生成电路连接于上部存储库的第k列的对应位线与下部存储库的第k列的对应位线之间，其中，k为自然数，且1≤k≤n。

15、如上所述，本发明的一种信号生成电路及存储器，具有以下有益效果：

16、本发明的信号生成电路及存储器，在不增加面积的前提下使静态随机存取存储器具备同时进行的双端口读写操作甚至多端口读写操作的能力，极大地提升了静态随机存取存储器的读写效率，并有效降低了静态功耗，具有广泛的适用性。