读数据采样电路、方法及装置与流程

本发明涉及数据传输，尤其是涉及一种读数据采样电路、方法及装置。

背景技术：

1、目前绝大多数的数据传输协议均基于osi(open system interconnect，开放式系统互连)七层模型或osi简化模型进行各层功能/接口的定义。ssd(solid state disk，固态硬盘)主控架构也不例外，其前端实现sata(serial advanced technology attachment，串口硬盘)、pcie(peripheral component interconnect express，高速串行计算机扩展总线标准)等主机接口协议栈，后端则实现颗粒的数据传输协议栈。物理层是传输模型中直接产生时序波形的层，要产生最基本的波形来满足协议的要求。

2、在相关技术中，在进行数据采样时，当信号拉低之后，颗粒经过超过半个信号周期的时间才能将数据放到指定位置上，此时如果使用信号的下降沿对数据进行采样，那么最后一个数据将被丢失，导致后续读数据时，数据发生错位，从而出现数据解码恢复失败的问题，所以如何进行数据采样是当前亟待解决的问题。

技术实现思路

1、有鉴于此，本发明的目的在于提供一种读数据采样电路、方法及装置，以避免数据被丢失、读数据时发生错位以及出现数据解码恢复失败的问题。

2、第一方面，本发明实施例提供了一种读数据采样电路，包括：采样信号产生电路和环回采样电路，采样信号产生电路与环回采样电路相连；采样信号产生电路用于基于读数据采样信号和时钟信号确定采样信号，将采样信号输入至环回采样电路；环回采样电路用于接收采样信号和外部输入的数据信号，将采样信号和数据信号分别进行延迟处理；通过延迟处理后的采样信号对延迟处理后的数据信号进行采样。

3、在本发明较佳的实施例中，上述采样信号产生电路包括第一级寄存器、第二级寄存器、第一时钟门控元件、第二时钟门控元件和读数据使能输出元件；第一级寄存器的第一端用于接收读数据采样信号输出的使能信号，第一级寄存器的第二端用于接收时钟信号，第一级寄存器的第三端与第一时钟门控元件的第一端以及第二级寄存器的第一端连接，第一时钟门控元件的第二端用于接收时钟信号，第一时钟门控元件的第三端与读数据使能输出元件的第一端连接，读数据使能输出元件的第二端与环回采样电路连接，第二级寄存器的第二端用于接收时钟信号，第二级寄存器的第三端与第二时钟门控元件的第一端连接，第二时钟门控元件的第二端用于接收时钟信号，第二时钟门控元件的第三端与环回采样电路连接。

4、在本发明较佳的实施例中，上述环回采样电路包括采样信号延迟电路、数据信号延迟电路和采样电路；采样信号延迟电路的一端与采样信号产生电路相连，另一端与采样电路相连；数据信号延迟电路与采样电路相连；采样信号延迟电路用于接收采样信号，对采样信号进行可调延迟处理得到延迟处理后的采样信号，将延迟处理后的采样信号输入至采样电路；数据信号延迟电路用于接收外部输入的数据信号，对数据信号进行固定延迟处理得到延迟处理后的数据信号，将延迟处理后的数据信号输入至采样电路；采样电路用于接收延迟处理后的采样信号和延迟处理后的数据信号，通过延迟处理后的采样信号对延迟处理后的数据信号进行采样。

5、在本发明较佳的实施例中，上述采样信号延迟电路包括第一选择器、延迟锁定环和第二选择器；第一选择器的输入端与采样信号产生电路连接，第一选择器的输出端与第二选择器的输入端以及延迟锁定环的输入端连接，延迟锁定环的输出端与第二选择器的输入端连接，第二选择器的输出端与采样电路连接。

6、在本发明较佳的实施例中，上述数据信号延迟电路包括数据输入接口和延迟线；数据输入接口与延迟线的输入端连接，延迟线的输出端与采样电路连接。

7、在本发明较佳的实施例中，上述采样电路包括第一存储器和第二存储器；第一存储器的输入端与采样信号延迟电路以及数据信号延迟电路连接，第二存储器的输入端与采样信号延迟电路以及数据信号延迟电路连接；其中，在第一存储器的采集时钟信号的上升沿对延迟处理后的数据信号进行采样，在第二存储器的采集时钟信号的下降沿对延迟处理后的数据信号进行采样。

8、第二方面，本发明实施例提供了一种读数据采样方法，应用于上述第一方面的读数据采样电路，方法包括：确定读数据采样的模式；基于模式对读数据采样电路中的第一选择器、第二选择器、第一存储器和第二存储器进行配置，得到第一采样电路；对第一采样电路中的延迟锁定环进行复位和锁定；延迟锁定环用于对读数据采样电路中的采样信号进行相位调整，得到第二采样电路；通过第二采样电路进行读数据采样。

9、在本发明较佳的实施例中，上述基于模式对读数据采样电路中的第一选择器、第二选择器、第一存储器和第二存储器进行配置，得到第一采样电路，包括：若模式为非扩展数据输出模式，将第一选择器的使能信号设置为0，将第二选择器的使能信号设置为0，将第一存储器的写入使能信号设置为1，第二存储器的写入使能信号设置为0，得到第一采样电路。

10、在本发明较佳的实施例中，上述对第一采样电路中的延迟锁定环进行复位和锁定，包括：向延迟锁定环输入复位信号；基于复位信号对延迟锁定环进行初始化；基于复位信号将配置信息锁定至延迟锁定环中；其中，配置信息包括延迟锁定环对采样信号进行相位调整的相位调整参数。

11、第三方面，本发明实施例还提供一种读数据采样装置，应用于上述第一方面的读数据采样电路，装置包括：模式确定模块，用于确定读数据采样的模式；配置模块，用于基于模式对读数据采样电路中的第一选择器、第二选择器、第一存储器和第二存储器进行配置，得到第一采样电路；复位和锁定模块，用于对第一采样电路中的延迟锁定环进行复位和锁定；延迟锁定环用于对读数据采样电路中的采样信号进行相位调整，得到第二采样电路；采样模块，用于通过第二采样电路进行读数据采样。

12、本发明实施例带来了以下有益效果：

13、本发明实施例提供了一种读数据采样电路、方法及装置，包括采样信号产生电路和环回采样电路，采样信号产生电路与环回采样电路相连；采样信号产生电路用于基于读数据采样信号和时钟信号确定采样信号，将采样信号输入至环回采样电路；环回采样电路用于接收采样信号和外部输入的数据信号，将采样信号和数据信号分别进行延迟处理；通过延迟处理后的采样信号对延迟处理后的数据信号进行采样。该方式中，通过对采样信号和数据信号分别进行延迟处理，提高了延迟处理的灵活性，避免了因延迟而导致的数据被丢失、读数据时发生错位以及出现数据解码恢复失败的问题。

14、本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。

15、为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

技术特征：

1.一种读数据采样电路，其特征在于，包括：采样信号产生电路和环回采样电路，所述采样信号产生电路与所述环回采样电路相连；

2.根据权利要求1所述的读数据采样电路，其特征在于，所述采样信号产生电路包括第一级寄存器、第二级寄存器、第一时钟门控元件、第二时钟门控元件和读数据使能输出元件；所述第一级寄存器的第一端用于接收所述读数据采样信号输出的使能信号，所述第一级寄存器的第二端用于接收所述时钟信号，所述第一级寄存器的第三端与第一时钟门控元件的第一端以及所述第二级寄存器的第一端连接，所述第一时钟门控元件的第二端用于接收所述时钟信号，所述第一时钟门控元件的第三端与所述读数据使能输出元件的第一端连接，所述读数据使能输出元件的第二端与所述环回采样电路连接，所述第二级寄存器的第二端用于接收所述时钟信号，所述第二级寄存器的第三端与所述第二时钟门控元件的第一端连接，所述第二时钟门控元件的第二端用于接收所述时钟信号，所述第二时钟门控元件的第三端与所述环回采样电路连接。

3.根据权利要求2所述的读数据采样电路，其特征在于，所述环回采样电路包括采样信号延迟电路、数据信号延迟电路和采样电路；所述采样信号延迟电路的一端与所述采样信号产生电路相连，另一端与所述采样电路相连；所述数据信号延迟电路与所述采样电路相连；

4.根据权利要求3所述的读数据采样电路，其特征在于，所述采样信号延迟电路包括第一选择器、延迟锁定环和第二选择器；所述第一选择器的输入端与所述采样信号产生电路连接，所述第一选择器的输出端与所述第二选择器的输入端以及所述延迟锁定环的输入端连接，所述延迟锁定环的输出端与所述第二选择器的输入端连接，所述第二选择器的输出端与所述采样电路连接。

5.根据权利要求4所述的读数据采样电路，其特征在于，所述数据信号延迟电路包括数据输入接口和延迟线；所述数据输入接口与所述延迟线的输入端连接，所述延迟线的输出端与所述采样电路连接。

6.根据权利要求5所述的读数据采样电路，其特征在于，所述采样电路包括第一存储器和第二存储器；所述第一存储器的输入端与所述采样信号延迟电路以及所述数据信号延迟电路连接，所述第二存储器的输入端与所述采样信号延迟电路以及所述数据信号延迟电路连接；其中，在所述第一存储器的采集时钟信号的上升沿对所述延迟处理后的数据信号进行采样，在所述第二存储器的采集时钟信号的下降沿对所述延迟处理后的数据信号进行采样。

7.一种读数据采样方法，其特征在于，应用于权利要求1至6任一项所述的读数据采样电路，所述方法包括：

8.根据权利要求7所述的方法，其特征在于，所述基于所述模式对所述读数据采样电路中的第一选择器、第二选择器、第一存储器和第二存储器进行配置，得到第一采样电路，包括：

9.根据权利要求7所述的方法，其特征在于，所述对所述第一采样电路中的延迟锁定环进行复位和锁定，包括：

10.一种读数据采样装置，其特征在于，应用于权利要求1至6任一项所述的读数据采样电路，所述装置包括：

技术总结本发明提供了一种读数据采样电路、方法及装置，涉及数据传输技术领域，该电路包括：采样信号产生电路和环回采样电路，采样信号产生电路与环回采样电路相连；采样信号产生电路用于基于读数据采样信号和时钟信号确定采样信号，将采样信号输入至环回采样电路；环回采样电路用于接收采样信号和外部输入的数据信号，将采样信号和数据信号分别进行延迟处理；通过延迟处理后的采样信号对延迟处理后的数据信号进行采样。该方式中，通过对采样信号和数据信号分别进行延迟处理，提高了延迟处理的灵活性，避免了因延迟而导致的数据被丢失、读数据时发生错位以及出现数据解码恢复失败的问题。技术研发人员：陆恒,叶云杰,王斐受保护的技术使用者：深圳市德明利技术股份有限公司技术研发日：技术公布日：2024/1/25