三维忆阻器阵列的阻态切换方法及装置与流程

本发明涉及半导体器件，更具体地，涉及一种三维忆阻器的阻态切换方法及装置。

背景技术：

1、忆阻器存储器(resistive random access memory，reram)是一种泄漏功耗几乎为0的非易失性存储器，其以阻值状态存储信息，这种阻式存储原理可以提供固有的计算能力，因此可以在同一个物理单元地址同时集成数据存储与数据处理功能，适用于存储级内存和存算一体应用，但是其存储密度还需进一步提升。

2、三维忆阻器是一种高密度存储器件，通过类似3d nand flash的垂直堆叠结构，利用三维立体空间提高存储密度，是片上存储的重要发展方向。三维忆阻器的每个存储单元可以存储多个状态，可以进一步提高存储密度。然而，由于忆阻器阻值随机性的限制，使得其多值存储的各个阻态之间可能产生阻值交叠，影响存储和计算精度。

3、而忆阻器适合存算一体架构，即通过忆阻器电导存储权值，通过多个输入电压，基于欧姆定律得到电流，再通过基尔霍夫电流定律得到乘加电流结果，从而基于物理定律加速人工神经网络中常用的矩阵-向量乘积运算。由于人工神经网络一定的容错性，对于不同精度要求的神经网络，目前尚缺乏对应的三维忆阻器的阻态切换方法及装置。

技术实现思路

1、鉴于上述问题，本发明的目的在于提供一种三维忆阻器的阻态切换方法及装置，可以适用于不同精度要求的存储和/或计算操作。

2、根据本发明的第一方面，提供一种三维忆阻器阵列的阻态切换方法，所述三维忆阻器阵列包括多个以阵列方式排布的三维忆阻器单元，每个三维忆阻器单元包括沿垂直方向堆叠的多个忆阻器；所述三维忆阻器单元包括沿垂直方向延伸的共享柱状电极，围绕所述共享柱状电极的阻变层，阻变层另一端为沿垂直方向堆叠的多层平面电极，多层平面电极之间由绝缘层分隔；所述阻态切换方法包括：获取存储和/或计算操作的目标精度以及将所述目标精度与预设阈值进行比较，其中，所述目标精度为三维忆阻器阵列的数据存储和/或计算的准确率；当所述目标精度大于预设阈值时，控制忆阻器采用第一阻态模式对数据进行存储和/或计算；当所述目标精度小于预设阈值时，控制忆阻器的阻态模式从第一阻态模式切换至第二阻态模式进行存储和/或计算；其中，第一阻态模式下忆阻器的阻态分布彼此不交叠；第二阻态模式下忆阻器的阻态分布交叠。

3、优选地，在第一阻态模式下，忆阻器的阻态数n≤k，k＝int[(gmax-gmin)/(2gc)+1]，其中，n为正整数，k为临界阻态数，gmax为忆阻器的最大电导值，gmin为忆阻器的最小电导值，gc为忆阻器的电导偏差；在第二阻态模式下，忆阻器的阻态数n＞k。

4、优选地，所述阻态切换方法还包括：在第一阻态模式下，根据目标存储密度调节忆阻器的阻态数，所述目标存储密度为一个三维忆阻器单元的总阻态数m；其中，忆阻器的阻态数满足以下公式：n≥m/c，其中，c为一个三维忆阻器单元的层数，m和c均为正整数。

5、优选地，所述阻态切换方法还包括：在第二阻态模式下，根据存储和/或计算操作对相邻存储和/或计算值可容忍的错误概率调节忆阻器的阻态数，其中，相邻存储和/或计算值产生错误的概率为[gc/(2gmax-2gmin)-1/(2n-2)]×100％。

6、优选地，所述阻态切换方法还包括：在第一阻态模式下采用增量步进脉冲编程方式调节忆阻器的电导；在第二阻态模式下采用脉冲电压固定调节脉冲数量的编程方式调节忆阻器的电导。

7、根据本发明的另一方面，提供一种三维忆阻器阵列的阻态切换装置，所述三维忆阻器阵列包括多个阵列排布的三维忆阻器单元，每个三维忆阻器单元包括沿垂直方向堆叠的多个忆阻器，所述三维忆阻器单元包括沿垂直方向延伸的共享柱状电极，围绕所述共享柱状电极的阻变层，阻变层另一端为沿垂直方向堆叠的多层平面电极，多层平面电极之间由绝缘层分隔，所述阻态切换装置包括：获取模块，用于获取目标精度以及将所述目标精度与预设阈值进行比较，其中，所述目标精度为三维忆阻器阵列的数据存储和/或计算的准确率；控制模块，用于当所述目标精度大于预设阈值时，控制三维忆阻器单元采用第一阻态模式对数据进行存储和/或计算；所述控制模块还用于当所述目标精度小于预设阈值时，控制三维忆阻器单元的阻态模式从第一阻态模式切换至第二阻态模式进行存储和/或计算；其中，第一阻态模式下忆阻器的阻态分布彼此不交叠；第二阻态模式下忆阻器的阻态分布交叠。

8、优选地，在第一阻态模式下，忆阻器的阻态数n≤k，k＝int[(gmax-gmin)/(2gc)+1]，其中，n为正整数，k为临界阻态数，gmax为忆阻器的最大电导值，gmin为忆阻器的最小电导值，gc为忆阻器的电导偏差；在第二阻态模式下，忆阻器的阻态数n＞k。

9、优选地，所述控制模块还用于在第一阻态模式下，根据目标存储密度调节忆阻器的阻态数，所述目标存储密度为一个三维忆阻器单元的总阻态数m；其中，忆阻器的阻态数满足以下公式：n≥m/c，其中，c为一个三维忆阻器单元的层数，m和c均为正整数。

10、优选地，所述控制模块还用于在第二阻态模式下，根据存储和/或计算操作对相邻存储和/或计算值可容忍的错误概率调节忆阻器的阻态数，其中，相邻存储和/或计算值产生错误的概率为[gc/(2gmax-2gmin)-1/(2n-2)]×100％。

11、优选地，所述阻态切换装置还包括：编程模块，用于在第一阻态模式下采用增量步进脉冲编程方式调节忆阻器单元的电导；在第二阻态模式下采用脉冲电压固定调节脉冲数量的编程方式调节忆阻器单元的电导。

12、本发明提供的三维忆阻器的阻态切换方法及装置，根据存储和和/或计算操作的目标精度选择相应的阻态模式，在相应的阻态模式下根据目标存储密度调节忆阻器的阻态数或根据存储和/或计算操作对相邻存储/和计算值可容忍的错误概率，适应不同精度的存储和/或计算操作。

13、进一步地，在存储和/或计算操作的目标精度大于预设阈值时，采用第一阻态模式进行数据的存储和/或计算，第一阻态模式下忆阻器的阻态分布不交叠，以及根据存储密度调节忆阻器的阻态数，在保证计算精度的情况下提高存储密度。

14、进一步地，在存储和/或计算操作的目标精度小于预设阈值时，采用第二阻态模式进行数据的存储和/或计算，第二阻态模式下忆阻器的阻态分布交叠，根据存储和/或计算操作对相邻存储/和计算值可容忍的错误概率调节忆阻器的阻态数，在保证存储密度的基础上提高计算精度。

15、进一步地，在第一阻态模式下采用增量步进脉冲编程方式调节忆阻器的电导，降低不同周期和不同器件间的电导偏差，提高计算精度；在第二阻态模型下采用采用脉冲电压固定调节脉冲数量的编程方式调节忆阻器的电导，可以降低功耗延时。

技术特征：

1.一种三维忆阻器阵列的阻态切换方法，其特征在于，所述三维忆阻器阵列包括多个以阵列方式排布的三维忆阻器单元，每个三维忆阻器单元包括沿垂直方向堆叠的多个忆阻器；所述三维忆阻器单元包括沿垂直方向延伸的共享柱状电极，围绕所述共享柱状电极的阻变层，阻变层另一端为沿垂直方向堆叠的多层平面电极，多层平面电极之间由绝缘层分隔；所述阻态切换方法包括：

2.根据权利要求1所述的阻态切换方法，其特征在于，在第一阻态模式下，忆阻器的阻态数n≤k，k＝int[(gmax-gmin)/(2gc)+1]，其中，n为正整数，k为临界阻态数，gmax为忆阻器的最大电导值，gmin为忆阻器的最小电导值，gc为忆阻器的电导偏差；

3.根据权利要求2所述的阻态切换方法，其特征在于，还包括：

4.根据权利要求2所述的阻态切换方法，其特征在于，还包括：

5.根据权利要求1所述的阻态切换方法，其特征在于，还包括：

6.一种三维忆阻器阵列的阻态切换装置，其特征在于，所述三维忆阻器阵列包括多个阵列排布的三维忆阻器单元，每个三维忆阻器单元包括沿垂直方向堆叠的多个忆阻器，所述三维忆阻器单元包括沿垂直方向延伸的共享柱状电极，围绕所述共享柱状电极的阻变层，阻变层另一端为沿垂直方向堆叠的多层平面电极，多层平面电极之间由绝缘层分隔，所述阻态切换装置包括：

7.根据权利要求6所述的阻态切换装置，其特征在于，在第一阻态模式下，忆阻器的阻态数n≤k，k＝int[(gmax-gmin)/(2gc)+1]，其中，n为正整数，k为临界阻态数，gmax为忆阻器的最大电导值，gmin为忆阻器的最小电导值，gc为忆阻器的电导偏差；

8.根据权利要求7所述的阻态切换装置，其特征在于，所述控制模块还用于在第一阻态模式下，根据目标存储密度调节忆阻器的阻态数，所述目标存储密度为一个三维忆阻器单元的总阻态数m；

9.根据权利要求7所述的阻态切换装置，其特征在于，所述控制模块还用于在第二阻态模式下，根据存储和/或计算操作对相邻存储和/或计算值可容忍的错误概率调节忆阻器的阻态数，其中，相邻存储和/或计算值产生错误的概率为[gc/(2gmax-2gmin)-1/(2n-2)]×100％。

10.根据权利要求6所述的阻态切换装置，其特征在于，还包括：

技术总结本申请公开一种三维忆阻器阵列的阻态切换方法及装置，三维忆阻器阵列包括多个以阵列方式排布的三维忆阻器单元，每个三维忆阻器单元包括沿垂直方向堆叠的多个忆阻器，阻态切换方法包括：获取目标精度以及将目标精度与预设阈值进行比较，目标精度为三维忆阻器阵列的数据存储和/或计算的准确率；当目标精度大于预设阈值时，控制忆阻器采用第一阻态模式对数据进行存储和/或计算；当目标精度小于预设阈值时，控制忆阻器的阻态模式从第一阻态模式切换至第二阻态模式进行存储和/或计算；其中，第一阻态模式下忆阻器的阻态分布彼此不交叠；第二阻态模式下忆阻器的阻态分布交叠。本申请根据目标精度选择不同的阻态模式，适应不同精度的存储和/或计算。技术研发人员：杨睿,熊大鹏,李涛受保护的技术使用者：苏州亿铸智能科技有限公司技术研发日：技术公布日：2024/1/25