一种SRAM存储单元

本发明涉及芯片设计，尤其涉及一种sram存储单元。

背景技术：

1、低电压技术是降低sram功耗最直接的方法，但对sram的稳定性产生了负面影响。随着电压的降低，由工艺偏差引起的阈值失配对sram的读写稳定性影响很大。读稳定性主要由读噪声容限(rsnm)衡量，电压的降低导致单元rsnm减小，过低的rsnm造成读操作过程中数据被改写。同时在sram阵列组织方面，通常采用位交织结构实现外围结构的共用以优化面积，即将多个字放在同一行上，将每个字的不同比特位交错布置，但是现有技术中的位交叉存储单元采用堆叠的nmos管进行写入使得写操作速度非常慢、电源门控写辅助单元在写操作时，列半选单元中的存储结点容易发生浮空的问题，导致列半选单元中存储的数据发生错误翻转。因此，现有存储结构不能同时保证写能力和半选单元的稳定性。

2、因此，亟需提供一种更为可靠的sram存储单元结构。

技术实现思路

1、本发明的目的在于提供一种sram存储单元，用于解决现有存储结构不能同时保证写能力和半选单元的稳定性的问题。

2、为了实现上述目的，本发明提供如下技术方案：

3、第一方面，本发明提供一种sram存储单元，sram存储单元包括：

4、交叉耦合反相器、读通路以及存取晶体管；

5、所述交叉耦合反相器包括第一pmos管、第二pmos管、第一nmos管以及第二nmos管；

6、所述存取晶体管包括第三nmos管、第四nmos管、第五nmos管以及第六nmos管；所述第三nmos管以及所述第五nmos管用于消除行半选干扰，以使存储阵列支持位交织结构；

7、所述读通路包括第六nmos管与第八nmos管组成的第一读通路、第四nmos管与第七nmos管组成的第二读通路；

8、第三pmos管以及第四pmos管用于切断背靠背反相器的反馈；第五pmos管用于为列半选单元浮空的存储节点提供上拉通路。

9、可选的，所述sram存储单元为13管存储单元；所述sram存储单元还包括：

10、存储节点、读字线、第一写字线、第二写字线以及位线；所述存储节点包括第一存储节点和第二存储节点；

11、所述读字线基于行，所述第一写字线、所述第二写字线、位线以及位线非基于列；采用读取缓冲区将存储节点与位线、位线非解耦。

12、可选的，在保持操作下，控制所述读字线、所述第一写字线以及所述第二写字线为低电平；控制位线与位线非为高电平；所述存储节点与外部信号不存在耦合，sram存储单元稳定保持数据。

13、可选的，在所述sram存储单元执行读操作之前，位线与位线非为高电平；

14、所述sram存储单元执行读操作时，启用选定的读字线，所述第一写字线以及所述第二写字线禁用，所述第三nmos管以及所述第五nmos管保持关断。

15、可选的，进行读0操作时，所述第一存储节点存0，所述第二存储节点存1；

16、所述位线与地之间通过所述第四nmos管与所述第七nmos管形成一条低阻通路，产生读电流，而所述第八nmos管关断，位线非侧不存在读电流。

17、可选的，在读操作期间，所述第一写字线以及所述第二写字线禁用时，所述第三pmos管以及所述第四pmos管打开，所述第三pmos管以及所述第五pmos管关断，将所述第一存储节点和所述第二存储节点从位线以及位线非中分离出来，以使存储结点与位线解耦。

18、可选的，所述sram存储单元执行写0操作时，所述读字线和所述第一写字线同时被激活；第三pmos管以及第五pmos管处于关闭状态，所述第一存储节点的上拉路径被切断，所述第一存储节点被第三nmos管和第四nmos管迅速下拉至0，所述第二存储节点被正反馈预充至1，完成写0操作。

19、可选的，所述第二写字线被禁用，第五nmos管关断，位线非对所述第二存储节点未产生影响；

20、所述sram存储单元执行写1操作时，位线非为低电平，所述读字线以及所述第二写字线为高电平，第四pmos管以及第五pmos管关断，所述第二存储节点的上拉路径被切断，所述第二存储节点被第五nmos管以及第六nmos管下拉至0，所述第一存储节点被正反馈预充至1，完成写1操作。

21、可选的，对于同一行上的半选择单元，所述第三nmos管以及所述第五nmos管被两条列字线关断，存储节点与位线不存在耦合作用，不产生半选择破坏；

22、对于同一列上的半选择单元，所述读字线被置为低电平。

23、可选的，当对选中单元执行写0操作时，半选单元的第一写字线被使能，所述第三nmos管打开，所述第三pmos管关断，若第一存储节点置为1，则使所述第一存储节点通过第四pmos管、第五pmos管以及第一pmos管被保持为1；

24、当对选中单元执行写1操作时，第二写字线被使能，所述第五nmos管打开，所述第四pmos管关断，第三pmos管、第五pmos管以及第二pmos管维持第二存储节点高电平，保证不浮空；此时当半选单元中存储的数据第二存储节点为0或1时，单元内存储的数据都不发生改变。

25、与现有技术相比，本发明提供的一种sram存储单元，包括：交叉耦合反相器、读通路以及存取晶体管；交叉耦合反相器包括第一pmos管、第二pmos管、第一nmos管以及第二nmos管；存取晶体管包括第三nmos管、第四nmos管、第五nmos管以及第六nmos管；第三nmos管以及第五nmos管用于消除行半选干扰，以使存储阵列支持位交织结构；读通路包括第六nmos管与第八nmos管组成的第一读通路、第四nmos管与第七nmos管组成的第二读通路，解决单元的读破坏问题；第三pmos管以及第四pmos管用于切断背靠背反相器的反馈，提高写能力；第五pmos管用于为列半选单元浮空的存储节点提供上拉通路，保证列半选单元的稳定性；提出了一种兼顾写能力和半选单元稳定性的存储单元结构，消除了读破坏，提高了写能力，同时保证半选单元的稳定性。

技术特征：

1.一种sram存储单元，其特征在于，sram存储单元包括：

2.根据权利要求1所述的sram存储单元，其特征在于，所述sram存储单元为13管存储单元；所述sram存储单元还包括：

3.根据权利要求2所述的sram存储单元，其特征在于，在保持操作下，控制所述读字线、所述第一写字线以及所述第二写字线为低电平；控制位线与位线非为高电平；所述存储节点与外部信号不存在耦合，sram存储单元稳定保持数据。

4.根据权利要求3所述的sram存储单元，其特征在于，在所述sram存储单元执行读操作之前，位线与位线非为高电平；

5.根据权利要求4所述的sram存储单元，其特征在于，进行读0操作时，所述第一存储节点存0，所述第二存储节点存1；

6.根据权利要求5所述的sram存储单元，其特征在于，在读操作期间，所述第一写字线以及所述第二写字线禁用时，所述第三pmos管以及所述第四pmos管打开，所述第三pmos管以及所述第五pmos管关断，将所述第一存储节点和所述第二存储节点从位线以及位线非中分离出来，以使存储结点与位线解耦。

7.根据权利要求2所述的sram存储单元，其特征在于，所述sram存储单元执行写0操作时，所述读字线和所述第一写字线同时被激活；第三pmos管以及第五pmos管处于关闭状态，所述第一存储节点的上拉路径被切断，所述第一存储节点被第三nmos管和第四nmos管迅速下拉至0，所述第二存储节点被正反馈预充至1，完成写0操作。

8.根据权利要求7所述的sram存储单元，其特征在于，所述第二写字线被禁用，第五nmos管关断，位线非对所述第二存储节点未产生影响；

9.根据权利要求2所述的sram存储单元，其特征在于，对于同一行上的半选择单元，所述第三nmos管以及所述第五nmos管被两条列字线关断，存储节点与位线不存在耦合作用，不产生半选择破坏；

10.根据权利要求9所述的sram存储单元，其特征在于，当对选中单元执行写0操作时，半选单元的第一写字线被使能，所述第三nmos管打开，所述第三pmos管关断，若第一存储节点置为1，则使所述第一存储节点通过第四pmos管、第五pmos管以及第一pmos管被保持为1；

技术总结本发明公开一种SRAM存储单元，本发明涉及芯片设计技术领域，用于解决现有存储结构不能同时保证写能力和半选单元的稳定性的问题。包括：交叉耦合反相器、读通路以及存取晶体管；交叉耦合反相器包括第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；存取晶体管包括第三NMOS管、第四NMOS管、第五NMOS管以及第六NMOS管；第三NMOS管以及第五NMOS管用于消除行半选干扰，以使存储阵列支持位交织结构；读通路包括第六NMOS管与第八NMOS管组成的第一读通路、第四NMOS管与第七NMOS管组成的第二读通路；第三PMOS管以及第四PMOS管用于切断背靠背反相器的反馈；第五PMOS管用于为列半选单元浮空的存储节点提供上拉通路；提高写能力，同时保证半选单元的稳定性。技术研发人员：王林飞,李倩,张杰,崔鹏宇,廖翌如,刘海南,李博受保护的技术使用者：中国科学院微电子研究所技术研发日：技术公布日：2024/2/1