一种存储设备、数据处理方法及存储设备的控制芯片与流程

本发明涉及但不仅限于存储技术，尤指一种存储设备、数据处理方法及存储设备的控制芯片。

背景技术：

1、闪存是目前的主流存储介质，其特点是能承受的擦写次数有限，往往上千次擦写后性能就会下降。

2、示例性的，一个闪存块典型有8mb，含512个闪存页，每个闪存页为16kb。闪存页是最小的读出单位，每一个闪存页可以有一个起始地址和一个地址范围，每一地址范围可对应存储一个数据包。目前，一旦闪存块存在坏块时，比如其中一个数据包出问题，就会导致整个闪存块为坏块放弃使用，费效比很高。

技术实现思路

1、本申请实施例提供了一种存储设备，包括闪存、存储介质，以及与所述闪存和所述存储介质耦合的控制芯片，所述控制芯片被配置为执行如下操作：

2、从所述闪存中的闪存页读出数据包，通过ecc纠错确定读出的数据包是否为问题数据包；

3、在确定一数据包为问题数据包时，将该数据包分割成多个部分分别进行ecc编码，得到该数据包的补充ecc信息，将该数据包所在闪存页的地址及补充ecc信息写入所述存储介质中。

4、本申请实施例还提供了一种数据处理方法，应用于耦合于闪存和存储介质的控制芯片，所述方法包括：

5、从所述闪存中的闪存页读出数据包，通过ecc纠错确定读出的数据包是否为问题数据包；

6、在确定一数据包为问题数据包时，将该数据包分割成多个部分分别进行ecc编码，得到该数据包的补充ecc信息，将该数据包所在闪存页的地址及补充ecc信息写入所述存储介质中。

7、本申请实施例还提供了一种存储设备的控制芯片，所述控制芯片包括闪存接口、存储接口，以及与所述闪存接口和所述存储接口耦合的存储控制器，所述存储控制器被配置为执行任意实施例所述的方法；

8、所述闪存接口，被配置为与所述存储设备的闪存连接；

9、所述存储接口，被配置为与所述存储设备的存储介质连接。

10、本申请至少一个实施例提供的存储设备、数据处理方法及存储设备的控制芯片，与现有技术相比，具有以下有益效果：对于ecc纠错出现一个问题数据包的闪存页，并不先确定为坏块进行数据转移，而是将ecc纠错出现的问题数据包进一步进行划分，分得更小一些，每一部分再分别进行ecc编码，产生更多的ecc信息。把问题数据包的地址，连同该问题数据包的补充ecc信息，写入存储介质中，可以在发现闪存块中的数据出现可靠性问题时推迟数据的转移，减少擦写次数，有效降低费效比。

11、本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

技术特征：

1.一种存储设备，其特征在于，包括闪存、存储介质，以及与所述闪存和所述存储介质耦合的控制芯片，所述控制芯片被配置为执行如下操作：

2.根据权利要求1所述的存储设备，其特征在于，

3.根据权利要求2所述的存储设备，其特征在于，所述闪存为固态硬盘ssd中的闪存芯片。

4.根据权利要求2或3所述的存储设备，其特征在于，所述闪存为nand闪存，所述存储介质为nvram，包括mram、fram、pcram或rram；

5.根据权利要求1所述的存储设备，其特征在于，从所述闪存中的闪存页读出数据包，通过ecc纠错确定读出的数据包是否为问题数据包，包括：

6.根据权利要求1所述的存储设备，其特征在于，所述控制芯片还被配置为执行如下操作：

7.根据权利要求1所述的存储设备，其特征在于，所述控制芯片还被配置为执行如下操作：

8.一种数据处理方法，其特征在于，应用于耦合于闪存和存储介质的控制芯片，所述方法包括：

9.根据权利要求8所述的方法，其特征在于，所述从所述闪存中的闪存页读出数据包，通过ecc纠错确定读出的数据包是否为问题数据包，包括：

10.根据权利要求8所述的方法，其特征在于，所述方法还包括：

11.根据权利要求8所述的方法，其特征在于，所述方法还包括：

12.一种存储设备的控制芯片，其特征在于，所述控制芯片包括闪存接口、存储接口，以及与所述闪存接口和所述存储接口耦合的存储控制器，所述存储控制器被配置为执行如权利要求8至11中任一所述的方法；

技术总结本发明实施例公开了一种存储设备、数据处理方法及存储设备的控制芯片，存储设备可以包括闪存、存储介质，以及与闪存和存储介质耦合的控制芯片，控制芯片被配置为执行如下操作：从闪存中的闪存页读出数据包，通过ECC纠错确定读出的数据包是否为问题数据包；在确定一数据包为问题数据包时，将该数据包分割成多个部分分别进行ECC编码，得到该数据包的补充ECC信息，将该数据包所在闪存页的地址及补充ECC信息写入存储介质中。本发明实施例公开的存储设备、数据处理方法及存储设备的控制芯片，可以在发现闪存块中的数据出现可靠性问题时推迟数据的转移，减少擦写次数，有效降低费效比。技术研发人员：戴瑾,张云森受保护的技术使用者：北京超弦存储器研究院技术研发日：技术公布日：2024/2/1