一种DRAM芯片DDR5大容量内存条的制作方法

本技术涉及半导体领域，尤其是涉及内存条，具体为一种dram芯片ddr5大容量内存条。

背景技术：

1、各类互联网技术的不断发展，云存储数据量不断提高，高端服务器及一些图形处理站上对内存处理数据准确性以及容量的要求不断提高，随着数据存储量及存储速度要求的不断提升，传统的服务器负载量已经达到极限。特别是服务器内存容量因为负载限制，已经无法大幅度提升，并且传统服务器内存由于其工作原理，需要不停的进行自刷新，导致其功耗巨大，同时服务器各器件散热问题，需要更为强大的热处理设备，否则服务器的稳定性将收到极限挑战。

2、本着满足服务器在高速度低功耗的高指标要求，突破现有服务器内存架构模式，需开发一款大容量，低错率，新型低负载大容量的ddr5服务器内存。

技术实现思路

1、鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种dram芯片ddr5大容量内存条，用于解决现有技术的难点。

2、为实现上述目的及其他相关目的，本实用新型提供一种dram芯片ddr5大容量内存条，包括：

3、基板1；

4、运行芯片模块2，所述运行芯片模块2设置在基板1的a面101上；

5、dram动态随机存取存储器4，所述dram动态随机存取存储器4设置在基板1与运行芯片模块2相反的b面102上；

6、控制芯片4，所述控制芯片4穿设在基板1a面101上位于运行芯片模块2正中与运行芯片模块2相连；

7、连接读取装置5，所述连接读取装置5设置在基板1上，位于基板1远离pmic供电模块4和dram动态随机存取存储器4的一端。

8、根据优选方案，运行芯片模块2包括：

9、运行芯片201，所述运行芯片201在基板1的a面101上，下方与闪存交换芯片202相连；

10、闪存交换芯片202，所述闪存交换芯片202下方与连接读取装置5相连，将运行芯片201处理的数据传入闪存交换芯片202，由闪存交换芯片202快速数据传输至连接读取装置5中。

11、根据优选方案，所述运行芯片201设置有12块，呈6列2排放置，12块所述运行芯片201之间串联设置并与控制芯片4相连，6列所述运行芯片201，每一列运行芯片201与下放对应设置的闪存交换芯片202相连。

12、根据优选方案，dram动态随机存取存储器4包括：

13、dram芯片301，所述dram芯片301设置在基板1的b面上，下方与数据缓存器3024相连；

14、数据缓存器302，所述数据缓存器302下方与连接读取装置5相连，接受cpu指令读取数据，并将数据随机储存至dram芯片301中。

15、根据优选方案，所述dram芯片301设置有20块，呈10列2排放置，所述dram芯片301相互之间数据串联，接收数据缓存器302读取的数据并储存。

16、根据优选方案，数据缓存器302设置有5块，每块数据缓存器302对应连接2块dram芯片301。

17、根据优选方案，dram芯片301与控制芯片4相连，所述控制芯片4可读取dram芯片301中的数据，将dram芯片301中的储存的数据传输至运行芯片201计算处理。

18、根据优选方案，连接读取装置5包括：

19、定位槽501，所述定位槽501设置在基板1的一端，两侧分别设置有金手指502；

20、金手指502，所述金手指502与上方数据缓存器302和闪存交换芯片202相连。

21、根据优选方案，dram芯片301为ddr5sdam颗粒。

22、本实用新型在基板的a面的运行芯片模块中一个闪存交换芯片对应处理两个运行芯片的数据传输增加了数据传输速度并提高了稳定性与安全性，在基板的b面中的dram动态随机存取存储器中20个dram芯片串联设置极大的提高的内存条的容量由4个数据缓存芯片输入数据并不会因为dram芯片容量的增大而降低内存条的运行速度。

23、下文中将结合附图对实施本实用新型的最优实施例进行更详尽的描述，以便能容易地理解本实用新型的特征和优点。

技术特征：

1.一种dram芯片ddr5大容量内存条，其特征在于，包括：基板(1)；

2.根据权利要求1所述的dram芯片ddr5大容量内存条，其特征在于，所述运行芯片模块(2)包括：

3.根据权利要求2所述的dram芯片ddr5大容量内存条，其特征在于，所述运行芯片(201)设置有12块，呈6列2排放置，12块所述运行芯片(201)之间串联设置并与控制芯片(4)相连，6列所述运行芯片(201)，每一列运行芯片(201)与下放对应设置的闪存交换芯片(202)相连。

4.根据权利要求3所述的dram芯片ddr5大容量内存条，其特征在于，所述dram动态随机存取存储器(3)包括：

5.根据权利要求4所述的dram芯片ddr5大容量内存条，其特征在于，所述dram芯片(301)设置有20块，呈10列2排放置，所述dram芯片(301)相互之间数据串联，接收数据缓存器(302)读取的数据并储存。

6.根据权利要求5所述的dram芯片ddr5大容量内存条，其特征在于，所述dram芯片(301)与控制芯片(4)相连，所述控制芯片(4)可读取dram芯片(301)中的数据，将dram芯片(301)中的储存的数据传输至运行芯片(201)计算处理。

7.根据权利要求6所述的dram芯片ddr5大容量内存条，其特征在于，所述连接读取装置(5)包括：

技术总结本技术提供一种DRAM芯片DDR5大容量内存条，包括：基板；运行芯片模块设置在基板的A面上；DRAM动态随机存取存储器设置在基板与运行芯片模块相反的B面上；控制芯片穿设在基板A面上位于运行芯片模块正中与运行芯片模块相连；所述连接读取装置设置在基板上，位于基板远离PMIC供电模块和DRAM动态随机存取存储器的一端。本技术在基板的A面的运行芯片模块中一个闪存交换芯片对应处理两个运行芯片的数据传输增加了数据传输速度并提高了稳定性与安全性，在基板的B面中的DRAM动态随机存取存储器中20个DRAM芯片串联设置极大的提高的内存条的容量由4个数据缓存芯片输入数据并不会因为DRAM芯片容量的增大而降低内存条的运行速度。技术研发人员：沈泽斌,陈兵,尚静受保护的技术使用者：海太半导体（无锡）有限公司技术研发日：20221212技术公布日：2024/2/1