一种FPGA芯片中的初始化电路和初始化方法与流程

本说明书一个或多个实施例涉及半导体，尤其涉及一种fpga芯片中的初始化电路和初始化方法。

背景技术：

1、目前，随着现场可编程门阵列(field-programmable gate array，简称fpga)器件的应用越来越广泛，越来越多的应用设计企业开始使用fpga器件实现其应用设计。在fpga芯片中存储模块是重要的部件。基于一定大小的存储模块实现可配置的功能，被称为嵌入式存储器(embed memory block,简称emb)。在用户使用中通常需要对emb做初始化动作，保证其在芯片正常工作前就存在用户可用的数据。

2、芯片上电后需要配置嵌入式存储器(emb)的初始值，通常做法是将嵌入式存储器(emb)的初始值存储至非易失存储器，上电之后，fpga读取非易失存储区的初始值，将其写入嵌入式存储器(emb)中完成初始化。

3、然而，通常采用的初始化电路会额外增加硬件资源开销以及嵌入式存储器(emb)的初始化写入速度和效率有待提高。

技术实现思路

1、本发明描述一种fpga芯片中的初始化电路和初始化方法，可以解决上述技术问题。

2、第一方面，本发明提供了一种fpga芯片中的初始化电路，包括：嵌入式存储器，在所述嵌入式存储器内建的地址计数器，写使能信号发生器，配置存储器，配置存储器的输入输出模块，数据通路。

3、所述数据通路用于接收数据并传送到所述输入输出模块的输入端口，所述输入端口的数据位宽为预设比特n。

4、所述输入输出模块用于将所述数据通路接收的数据中所述嵌入式存储器对应的数据通过位线传输至所述配置存储器进行存储，位线宽度为预设比特n。

5、所述配置存储器包括用于存储所述输入输出模块传输的数据的区域，所述数据存储在所述配置存储器的第一区域和第二区域，所述第一区域、第二区域分别和所述嵌入式存储器的数据输入端、片选使能端/写使能端一一对应。

6、所述配置存储器还包括用于存储所述嵌入式存储器标志位数据的第三区域和存储第一写使能信号和第二写使能信号的第四区域。

7、所述地址计数器用于输出初始地址到所述嵌入式存储器的地址输入端。

8、所述写使能信号发生器用于输出写使能信号到所述嵌入式存储器的片选使能端/写使能输入端。

9、所述嵌入式存储器用于基于所述第一区域、第二区域存储的数据以及地址计数器和写使能信号发生器输出的数据进行动作。

10、所述配置存储器还可以包括第五区域，用于存放初始地址的起始地址，所述第五区域和所述地址计数器连接，以所述初始地址的起始地址为所述嵌入式存储器初始地址的起始地址，在所述地址计数器的作用下，进行地址累加输出。

11、在第一初始化阶段，通过所述数据通路、所述输入输出模块、所述第一区域、第二区域、所述地址计数器和所述写使能信号发生器将所述嵌入式存储器的初始数据、片选命令/写使能命令和初始地址分别传输至对应的所述嵌入式存储器的数据输入端、片选使能端/写使能端和地址输入端。

12、在第二初始化阶段，所述嵌入式存储器将所述初始数据写入初始地址对应的多个存储单元以实现所述嵌入式存储器的初始化。

13、相对于第一方面，本发明提供了一种fpga芯片中的初始化方法，应用于数据通路、输入输出模块、配置存储器和嵌入式存储器、在所述嵌入式存储器内建的地址计数器，写使能信号发生器；其中，所述输入输出模块用于将所述数据通路接收的数据中所述嵌入式存储器对应的数据传输至所述配置存储器进行存储，所述配置存储器存储所述输入输出模块传输的数据的区域包括：第一区域和第二区域，所述第一区域、第二区域分别和所述嵌入式存储器的数据输入端、片选使能端/写使能端一一对应；所述配置存储器还包括用于存储所述嵌入式存储器标志位数据的第三区域和存储第一写使能信号和第二写使能信号的第四区域；所述配置存储器还可以包括第五区域，用于存放初始地址的起始地址，所述第五区域和所述地址计数器连接，以所述初始地址的起始地址为所述嵌入式存储器初始地址的起始地址，在所述地址计数器的作用下，进行地址累加输出。

14、所述方法包括：

15、通过所述地址计数器将所述嵌入式存储器的初始地址传输至所述嵌入式存储器的地址输入端。

16、通过所述数据通路、所述输入输出模块、所述写使能信号发生器将所述嵌入式存储器的片选命令/写使能命令传输至所述嵌入式存储器的片选使能/写使能输入端。

17、通过所述数据通路、所述输入输出模块、所述第一区域将所述嵌入式存储器的初始化数据传输至所述嵌入式存储器的数据输入端。

18、通过所述数据通路、所述输入输出模块、所述第一区域、第二区域和第四区域存储的数据将所述初始数据写入所述初始化地址对应的多个存储单元以实现初始化。

19、第二方面，本发明还提供了一种fpga芯片中的初始化电路，包括：嵌入式存储器，在所述嵌入式存储器内建的地址计数器，配置存储器，配置存储器的输入输出模块，数据通路，n个写使能信号发生器，n为根据所述嵌入式存储器的位线宽度和字线宽度以及所述配置存储器的剩余存储空间确定的一次码流写入所述嵌入式存储器的行数。

20、所述数据通路用于接收数据并传送到所述输入输出模块的输入端口，所述输入输出模块的输入端口的数据位宽为任意预设比特n。

21、所述输入输出模块用于将所述数据中所述嵌入式存储器对应的数据传输至所述配置存储器进行存储，位线宽度为任意预设比特n。

22、所述配置存储器用于存储所述嵌入式存储器初始化所需数据的区域包括从第1个到第n个区域，每个区域都包括初始数据，标志位，第一写使能信号，第二写使能信号。

23、所述第1个到第n个区域都分别包括一个写使能信号发生器，所述写使能信号发生器的输入为每个区域的第一使能信号和第二使能信号；将所述每个写使能信号发生器的输出进行逻辑或运算后输入所述地址计数器的时钟输入端口。

24、所述配置存储器还包括第n+1个区域，用于存储所述输入输出模块传输的数据中片选使能/初始化使能信号。

25、所述嵌入式存储器用于基于第1个到第n+1个区域存储的数据以及所述地址计数器和所述写使能信号发生器的输出的数据进行动作。

26、在第一初始化阶段，通过所述数据通路、所述输入输出模块、所述第1个到第n+1个区域将所述嵌入式存储器的初始数据、片选使能/写使能命令和初始地址分别传输至对应的所述嵌入式存储器的数据输入端、片选使能端/写使能端和地址输入端；

27、在第二初始化阶段，所述嵌入式存储器将所述初始数据写入初始地址对应的多个存储单元以实现所述嵌入式存储器的n行地址的初始化。

28、对应于第二方面，本发明还提供一种fpga芯片中的初始化方法，应用于数据通路、输入输出模块、配置存储器、嵌入式存储器、在所述嵌入式存储器内建的地址计数器、n个写使能信号发生器，n为根据所述嵌入式存储器的位线宽度和字线宽度以及所述配置存储器的剩余存储空间确定的一次码流操作写入所述嵌入式存储器的行数；其中，所述输入输出模块用于将所述数据通路接收的数据中所述嵌入式存储器对应的数据传输至所述配置存储器进行存储；所述配置存储器存储所述输入输出模块传输的数据的区域包括从第1个区域到第n个区域，每个区域都包括初始数据、标志位数据、第一写使能信号、第二写使能信号，所述配置存储器还包括第n+1区域，用于存储所述输入输出模块传输的片选使能/初始化使能信号。

29、所述方法包括：

30、通过所述数据通路、所述输入输出模块、所述第1个区域到第n个区域的初始数据将所述嵌入式存储器的初始数据传输至所述嵌入式存储器的数据输入端。

31、通过所述数据通路、所述输入输出模块、所述地址计数器将所述嵌入式存储器的初始地址传输至所述嵌入式存储器的地址输入端。

32、通过所述数据通路、所述输入输出模块、所述第n+1区域将所述嵌入式存储器的片选使能/写使能传输至所述嵌入式存储器的片选使能端/写使能端。

33、所述嵌入式存储器基于所述第1个区域到第n+1个区域存储的数据将所述初始数据写入所述初始化地址对应的多个存储单元以实现初始化。

34、在本说明书实施例提供的上述电路和方法中，复用配置存储器的读写逻辑，把嵌入式存储器的初始数据和地址写入对应的配置寄存器中，再把片选信号ce和写使能信号we写入配置寄存器中，则即完成了一行初始化数据的写入动作，由于嵌入式存储器基于数据自动进行初始化，因此可以较为灵活的选择嵌入式存储器的初始化地址。更进一步的可以充分利用配置存储器的空间来平衡嵌入式存储器的初始化写入速度和面积比例。减少对配置存储器访问额外的码流设置时间，实现了一次码流操作可写入n行地址的嵌入式存储器数据。