一种用于提高RRAM存储器件及存储阵列写数据可靠性的步进式脉冲编程算法及其电路实现方法

本发明涉及rram，尤其是涉及用于提高rram写数据可靠性的方法。

背景技术：

1、忆阻器是一种表示磁通和电荷关系的非线性二端器件，它具有电阻的特性，但其阻值受到流经它的电荷量的控制，也就是它的阻值是可控的，忆阻器的阻值的变化可以通过改变加在其两端的电压值的不同去实现，因此，根据这个特性，我们可以使用它的高低阻态去存储信息，也就是可变电阻式存储器rram。相对于当今集成电路领域的cmos工艺，由于rram器件低功耗、小尺寸、易集成、非易失性等特性，使它在存储、人工智能、物联网，超大规模计算等领域有着得天独厚的优势，因此目前对rram的研究十分火热。

2、但是，由于目前在rram的材料、工艺、集成等方面存在着许多问题，如材料稳定性不够好、集成度不够高等问题，阻碍着rram的大规模商用。由于rram使用不同材料的物理化学特性，导致我们不能稳定的控制其阻值，从而可能使rram存储的信息出错，这是也是当前rram应用急需解决的问题之一。

技术实现思路

1、本发明的目的在于克服现有技术中的不足，提供一种用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法及其电路实现方法。

2、为达到上述目的，本发明采用了以下技术方案：

3、第一方面，本发明提供一种用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法，此算法由写电压和读电压按照一定的幅度、间隔、步进值交替施加在器件或者阵列两端。所述写电压和读电压是模拟脉冲信号，所述写电压幅度从低到高依次递增，所述读电压的幅度为较小的不会使器件发生阻变的固定电压值。

4、作为一种优选实施方式，所述写电压的幅值从1.3v按照30mv-50mv的步进值递增至3.3v。

5、作为一种优选实施方式，所述读电压的幅值为0.2v。

6、作为一种优选实施方式，所述底读写模拟脉冲宽度为20ns-200us可调。

7、作为一种优选实施方式，所述读写模拟脉冲间隔为20ns-200us可调。

8、作为一种优选实施方式，所述所述读写模拟脉冲纹波低于30mv。

9、第二方面，本申请提供一种基于fpga、数模转换器(dac)、模数转换器(adc)的rram步进式脉冲编程算法的电路实现方法，所述实现方法包括如下步骤：

10、步骤s1：fpga通过编程，将数字控制信号通过开发板上io口和杜邦线输入到数模转换芯片ad9708的数据输入端口，包括时钟端口(50mhz)，八位数字控制管脚，接地管脚，供电管脚。

11、步骤s2：模数转换芯片将数字信号转换成对应的差分电流信号。

12、步骤s3：为了防止噪声干扰，电路中接入低通滤波器，再通过高性能和高带宽的运放电路，实现差分变单端以及幅度调节等作用，最终输出模拟脉冲到rram器件两端，实现rram的读写操作，模拟脉冲电压幅度为0-5v可调。

13、步骤s4：rram在实现读操作时，器件两端会产生一个较小的、不会使器件发生阻变的电压降，但是此电压降会使rram器件产生响应电流，此时通过电阻，将rram器件的响应电流转为响应电压，使模数转换器(adc)能够采样响应电压，将响应电压转为数字信号传回fpga进行处理，通过电压值判断rram阻值，判断写数据是否成功，从而实现算法逻辑控制。

14、与现有技术相比，本发明所达到的有益效果：

15、1、本发明提供的一种用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法，相对于直接使用直流电压或者固定值的模拟脉冲电压将数据写入rram的方法，由于此方法的写电压不断递增，更加贴合rram的物理化学特性，提高了写数据的可靠性。

16、2、本发明提供的提高rram存储器件及阵列写数据可靠性的步进式脉冲编程算法，在每个写脉冲之间加入了一个读脉冲，每个写脉冲写完数据之后用读脉冲读取rram的阻值，从而获得rram写数据是否成功的信息，如果数据没有写成功，则加大写电压脉冲继续写；如果写数据成功，则不再加大写脉冲电压，进行其他存储单元的读写；此方法类似于反馈，从而进一步提高了写数据的可靠性。

17、3、本发明提供的一种基于fpga的步进式脉冲编程算法及电路实现方法，由于fpga的可编程性，从而使实现的rram读写数据模拟脉冲的幅值、脉冲宽度、脉冲间隔均可调，极大的提高了写数据的灵活性，适用于不同特性的rram，电路通用性较高。

18、4、本发明提供的一种用于提高rram存储器件及阵列写数据可靠性的步进式脉冲编程算法及其电路实现方法，不仅适用于对不同材料，不同制作工艺的单一器件或阵列的测试，也可应用于rram芯片的设计中，为rram芯片的写数据可靠性提供了一种解决策略。

技术特征：

1.一种用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法，其特征在于，写电压和读电压是按照一定的幅度、间隔、步进值交替施加在器件或者阵列两端的；所述写电压和读电压是模拟脉冲信号，所述写电压幅度从低到高依次递增，所述读电压的幅度为较小的、不会使rram器件发生阻变的固定电压值。

2.根据权利要求1所述的用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法，其特征在于，所述写电压幅值从1.3v按照30mv-50mv的步进值逐渐递增至3.3v。

3.根据权利要求1所述的用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法，其特征在于，所述读电压的幅值为0.2v。

4.根据权利要求1所述的用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法，其特征在于，读写模拟脉冲宽度为20ns-200us可调。

5.根据权利要求1所述的用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法，其特征在于，其读写模拟脉冲间隔为20ns-200us可调。

6.根据权利要求1所述的用于提高rram存储器件及存储阵列写数据可靠性的步进式脉冲编程算法，其特征在于，所述读写模拟脉冲纹波低于30mv。

7.一种基于fpga的步进式脉冲编程算法实现电路，其特征在于，包括fpga，数模转换器(dac)，模数转换器(adc)以及外围电路，所述数模转换器受fpga的控制，通过fpga输出的控制信号产生对应电流，所述数模转换器有外围电路，将数模转换器输出的电流转换为电压，从而产生rram存储器件的读写模拟脉冲。

8.根据权利要求7所述的一种基于fpga的步进式脉冲编程算法电路，其特征在于，所输出的模拟脉冲信号其脉冲幅度、脉冲宽度、脉冲间隔均受fpga芯片的控制。

9.根据权利要求7所述的一种基于fpga的步进式脉冲编程算法电路，其特征在于，所述模数转换器(adc)受fpga的控制，通过外围电路，将rram器件流出的电流转为适合adc采样的电压，从而使得电压被采样为数字信号，通过fpga逻辑判断当前rram的阻值。

10.根据权利要求7所述的一种基于fpga的步进式脉冲编程算法电路，其特征在于，算法控制由fpga完成，fpga控制数模转换器(dac)产生读写脉冲，当模数转换器(dac)及其外围电路输出的读模拟脉冲被施加到rram器件时，rram会产生读响应电流，再通过电流转电压模块将读响应电流转为合适的电压，通过模数转换器(adc)将电压信号采集为数字信号回传到fpga进行逻辑判断，通过电压值判断rram当前的阻值，从而实现算法控制。

技术总结本发明公开了一种用于提高RRAM存储器件及RRAM存储阵列写数据可靠性的步进式脉冲编程算法及其电路实现方法，包括FPGA、数模转换器(DAC)、模数转换器(ADC)及外围电路；所述算法的基本原理是使RRAM器件两端产生电压降，从而使RRAM的阻态发生变化；算法所施加在RRAM两端的电压值由低到高依次递增，直到数据写入正确；每个写脉冲之间有一个读脉冲，用于验证写数据的结果，从而提高写数据的可靠性；所述算法的电路实现方法基于FPGA、数模转换器、模数转换器及外围电路。本发明提出的算法可以提高RRAM写数据的可靠性，由于FPGA的硬件可编程特点，可以针对不同的RRAM器件产生合适的读写脉冲，较为灵活，便于科研测试以及产业化应用。技术研发人员：谭淼,张瑛,童祎,张缪城,魏仡昕,安欣悦,韦建富受保护的技术使用者：南京邮电大学技术研发日：技术公布日：2024/2/1