具有过冲保护的FPGA存储单元电源电路的制作方法

本发明涉及一种存储单元电源电路，尤其是一种具有过冲保护的fpga存储单元电源电路，具体地是适于千万门级的fpga存储单元电源电路。

背景技术：

1、sram(static random-access memory)在fpga(field programmable gatearray)内分布广泛，其作用是存储用户编程后配置的代码，图2中示出了sram以列的形式穿插在逻辑模块及布线资源的中间的一种实施例，被写入“0”和“1”后，可以实现对附近逻辑模块的控制；其中，sram每列包括若干sram cell，图1示出了图2中一个sram cell(sram单元)的一种实施例，具体工作时，通过控制图1中的字线wl、位线bl的电平状态，以控制图1中第一传输管1、第二传输管2的导通状态，从而实现对sram cell的存储状态配置。

2、在fpga电路中，一般使用ldo(低压差线性稳压器)来实现对sram单元供电。低压差线性稳压器是一种输入电压大于输出电压的直流交流稳压器，它具有输出电压稳定、低输出纹波和低噪声的特点。低压差线性稳压器还具有封装体积小，外接元件少，通常只需要1～2个外接旁路电容的特点，因此，被广泛应用于通讯设备、汽车电子产品、工业和医疗仪器设备。

3、一般ldo提供的负载电流在变化过程中时，在ldo输出端会出现过冲(overshooting)或下冲(undershooting)，如图6所示，图6中，15即是负载电流，16为过冲状态，17为下冲状态。

4、由于千万门级的fpga存储单元内的sram cell个数比较多，一个字线wl地址可对应1312个sram cell同时进行写操作，这样会使ldo负载电流变化非常大，从而导致存储单元的电源sramvs会产生过高的overshooting，当产生overshooting时，电源sramvs的电压瞬间变大甚至可能击穿sram cell以及clb&swb单元中mos管，进而会使fpga的功能受到影响。

技术实现思路

1、本发明的目的是克服现有技术中存在的不足，提供一种具有过冲保护的fpga存储单元电源电路，其能有效实现过冲保护，提高存储单元电源电路供电的稳定性与可靠性。

2、按照本发明提供的技术方案，所述具有过冲保护的fpga存储单元电源电路，所述存储单元电源电路包括：

3、电源电路本体，用于提供存储单元工作所需的电源sramvs，其中，所述电源电路本体包括若干power mos管；

4、过冲保护电路，包括用于泄放流过power mos管电流的泄放管以及用于配置泄放管泄放状态的有源负载电路，其中，所述泄放管与power mos管对应且适配连接；

5、过冲发生时，有源负载电路基于电源sramvs的电压配置泄放管进入泄放保护状态，利用处于泄放保护状态的泄放管将流经所适配连接power mos管的电流快速泄放，以抑制电源sramvs的电压升高。

6、一power mos管以及与所述power mos管对应的泄放管均位于fpga内的一电源产生电路内；

7、在fpga内，电源产生电路呈阵列分布；

8、对每个电源产生电路，基于位于所述电源产生电路内的power mos管以及泄放管生成电源sramvs，且fpga内所有电源产生电路生成的电源sramvs相互连接，以构成与存储单元适配的电源网络。

9、所述有源负载电路位于fpga内的数据移位寄存器内，其中，

10、在所述数据移位寄存器内还包括电源电路本体内的电源第二电路部；

11、在fpga内，所有数据移位寄存器内的电源第二电路部与电源电路本体的电源第一电路部适配电连接；

12、电源第一电路部位于fpga内的电源管理电路内；

13、对任一数据移位寄存器，所述数据移位寄存器内的电源第二电路部适配连接至所有与所述数据移位寄存器对应连接电源产生电路内的power mos管，且所述数据移位寄存器内的有源负载电路适配连接至所有与所述数据移位寄存器对应连接电源产生电路内的泄放管；

14、电源第一电路部与一数据移位寄存器内的电源第二电路部以及一相应电源产生电路内的power mos管适配连接并形成ldo电路形式。

15、在fpga内，多个数据移位寄存器呈第一方向分布；

16、每一行的电源产生电路呈第二方向分布，且多行的电源产生电路呈第二方向分布

17、电源管理电路位于fpga内的中心。

18、对任一电源产生电路，所述电源产生电路内的power mos管至少包括一pmos管m1，且所述电源产生电路内的泄放管至少包括一nmos管m2，其中，

19、pmos管m1的漏极端与nmos管m2的漏极端连接，以形成输出电源sramvs的电源输出端；

20、nmos管m2的源极端接地，nmos管m2的栅极端与有源负载电路适配连接。

21、所述有源负载电路包括电压检测处理部以及与所述电压检测处理部适配连接的负载泄放部，其中，

22、对任一有源负载电路，所有与所述有源负载电路对应电源产生电路的电源sramvs均接至所述有源负载电路的电压检测处理部以及负载泄放部；

23、电压检测处理部检测所连接电源sramvs的电压，当所连接电源sramvs的电压升高时，加载至nmos管m2栅极端的电压升高，以配置nmos管m2进入泄放保护状态，且通过负载泄放部泄放流经电压检测处理部的电流。

24、所述电压检测处理部包括pmos管pm1、pmos管pm2以及pmos管pm3，其中，

25、pmos管pm1的源极端、pmos管pm2的源极端以及pmos管pm3的源极端均接电源sramvs；

26、pmos管pm1的栅极端与pmos管pm1的漏极端、电阻r1的一端、电阻r2的一端以及pmos管pm2的栅极端连接；

27、电阻r2的另一端与电容c1的一端以及pmos管pm3的栅极端连接；

28、pmos管pm3的漏极端与nmos管nm0的漏极端、负载泄放部以及nmos管m2的栅极端连接，并在连接后形成节点net2；

29、pmos管pm2的漏极端与nmos管nm1的漏极端、nmos管nm1的栅极端以及nmos管nm0的栅极端连接；

30、电阻r1的另一端、电容c1的另一端、nmos管nm0的源极端以及nmos管nm1的源极端均连接至参考电位gs。

31、所述负载泄放部包括若干nmos型的负载泄放功率管，其中，

32、所有负载泄放功率管的漏极端均连接电源sramvs；

33、所有负载泄放功率管的栅极端均连接至节点net2；

34、所有负载泄放功率管的源极端均连接至参考电位gs。

35、所述电源第一电路部包括运算放大器u1以及带隙基准源，运算放大器u1的同相端接带隙基准源产生的参考电压vbg；

36、运算放大器u1的反相端与电阻r3的一端以及电阻r4的一端连接，电阻r4的一端接地，电阻r3的另一端与所有的电源sramvs连接；

37、运算放大器u1的输出端与电源第二电路部适配连接。

38、所述电源第二电路部包括电压跟随器，其中，

39、电源第二电路部利用电压跟随器跟随电源第一电路部加载的电压，并将所跟随的电压加载至对应连接的power mos管。

40、本发明的优点：在每个电源产生电路内设置一power mos管以及泄放管，在数据移位寄存器内设置电源第二电路部以及有源负载电路，有源负载电路基于电源sramvs的电压配置泄放管进入泄放保护状态，利用处于泄放保护状态的泄放管将流经所适配连接powermos管3的电流快速泄放，以抑制电源sramvs的电压升高，从而有效实现过冲保护，提高存储单元电源电路供电的稳定性与可靠性。