数据读写电路的制作方法

本发明是关于集成电路领域，特别是关于一种数据读写电路。

背景技术：

1、随着越来越多的应用在高度集成的系统设计中，对集成电路的指标精度有更高的要求。在集成电路设计中，往往会采用efuse(一次性电子可编程存储器)方式对芯片的指标进行校准。现有efuse控制电路有通过数字接口电路烧写efuse，再通过上电时latch比较器读code数据的结构；还有通过cp流程中加电压或用laser激光方式直接烧写efuse，然后再通过efuse控制电路读取code数据结构的，但这两种方式往往要么需要额外数字通信模块，增加了芯片成本，要么需要给efuse控制电路提供固定的电流开销以稳定地读取code数据。在低功耗ic设计领域，成本和电流功耗开销都是核心参数，目前缺少低成本且可以降低电流功耗的解决方案。

2、公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

1、本发明的目的在于提供一种数据读写电路，其能够降低电路成本，稳定且正确地读写efuse存储的code数据后自动下电，不额外产生电流功耗。

2、为实现上述目的，本发明的实施例提供了一种数据读写电路，所述数据读写电路包括：电流产生模块，用于产生偏置电流；第一开关控制模块，用于基于第一控制信号控制电流产生模块的开启和关闭；efuse控制模块，与电流产生模块相连，用于基于偏置电流获得跟随自身阻抗变化的输出电压。

3、在本发明的一个或多个实施方式中，所述电流产生模块包括电流镜和电流源，所述电流源用于产生基准电流，所述电流镜用于镜像基准电流而产生偏置电流。

4、在本发明的一个或多个实施方式中，所述第一开关控制模块包括第一开关管、第二开关管和第三开关管，所述第一开关管的源极和第二开关管的源极均与电源电压相连，所述第一开关管的漏极和第二开关管的漏极均与电流镜相连以开启或关闭电流镜，所述第三开关管的源极与电流源相连，所述第三开关管的漏极与电流镜相连以控制电流镜和电流源之间的通断，所述第一开关管的栅极用于接收第一控制信号，所述第二开关管的栅极和第三开关管的栅极均用于接收第二控制信号。

5、在本发明的一个或多个实施方式中，所述第一开关控制模块还包括第一延时信号控制模块，所述第一延时信号控制模块用于经延时产生与第一控制信号反相的第二控制信号。

6、在本发明的一个或多个实施方式中，所述efuse控制模块包括控制电压单元和efuse单元，所述控制电压单元用于基于偏置电流产生控制电压，所述efuse单元受控制电压控制开启或关闭，并基于偏置电流以及存储器被烧写前后的阻抗的不同输出跟随阻抗变化的输出电压。

7、在本发明的一个或多个实施方式中，所述控制电压单元包括第四开关管和第一电阻，所述第四开关管的源极与第一电阻相连，所述第四开关管的漏极和第四开关管的栅极相连且用于接收偏置电流以产生控制电压。

8、在本发明的一个或多个实施方式中，所述efuse单元包括第五开关管、第二电阻和存储器，所述第二电阻和存储器串联且与第五开关管的源极相连，所述第五开关管的栅极用于接收控制电压单元输出的控制电压，所述第五开关管的漏极用于接收偏置电流并产生输出电压。

9、在本发明的一个或多个实施方式中，所述数据读写电路还包括第二开关控制模块，所述第二开关控制模块用于基于第一控制信号控制efuse控制模块的输出端与地电压之间的通断。

10、在本发明的一个或多个实施方式中，所述第二开关控制模块包括第六开关管和第七开关管，所述第六开关管的漏极和第七开关管的漏极均与efuse控制模块的输出端相连，所述六开关管的源极和第七开关管的源极均与地电压相连，所述第六开关管的栅极用于接收第三控制信号，所述第七开关管的栅极用于接收第四控制信号。

11、在本发明的一个或多个实施方式中，所述数据读写电路还包括第二延时信号控制模块，所述第二延时信号控制模块用于对第一控制信号进行延时而产生第三控制信号，所述第二延时信号控制模块用于产生与第一控制信号反相的第四控制信号。

12、在本发明的一个或多个实施方式中，所述数据读写电路还包括复位信号产生电路、时钟信号产生电路和d触发器，所述复位信号产生电路用于对输出电压进行延迟而产生第一延时信号、并基于第一延时信号和对第一控制信号延时产生的第三控制信号产生复位信号，所述时钟信号产生电路用于对输出电压进行延迟而产生第二延时信号以及对输出电压进行延迟和反相而产生延时反相信号、并基于第二延时信号和延时反相信号产生时钟信号，所述d触发器的clk输入端用于接收时钟信号，所述d触发器的reset输入端用于接收复位信号，所述d触发器的d输入端用于接收第一延时信号，所述d触发器的q输出端用于输出读写信号。

13、在本发明的一个或多个实施方式中，所述复位信号产生电路包括第一延时单元、第二延时单元和或门，所述第一延时单元用于基于输出电压延时产生第一延时信号，所述第二延时单元用于基于第一控制信号延时产生第三控制信号，所述或门用于对第一延时信号和第三控制信号进行或运算产生复位信号。

14、在本发明的一个或多个实施方式中，所述时钟信号产生电路包括第三延时单元、延时反相单元和与门，所述第三延时单元用于基于输出电压延时产生第二延时信号，所述延迟反相单元用于基于输出电压延时并反相产生延时反相信号，所述与门用于对第二延时信号和延时反相信号进行与运算产生时钟信号。

15、与现有技术相比，根据本发明实施方式的数据读写电路，通过产生一个延时时间窗口，在窗口时间内能够稳定且正确地读写efuse存储的code数据，并通过数字逻辑将code数据保存，当窗口时间结束能够自动将整个电路关闭以节约功耗。

技术特征：

1.一种数据读写电路，其特征在于，包括：

2.如权利要求1所述的数据读写电路，其特征在于，所述电流产生模块包括电流镜和电流源，所述电流源用于产生基准电流，所述电流镜用于镜像基准电流而产生偏置电流。

3.如权利要求2所述的数据读写电路，其特征在于，所述第一开关控制模块包括第一开关管、第二开关管和第三开关管，所述第一开关管的源极和第二开关管的源极均与电源电压相连，所述第一开关管的漏极和第二开关管的漏极均与电流镜相连以开启或关闭电流镜，所述第三开关管的源极与电流源相连，所述第三开关管的漏极与电流镜相连以控制电流镜和电流源之间的通断，所述第一开关管的栅极用于接收第一控制信号，所述第二开关管的栅极和第三开关管的栅极均用于接收第二控制信号。

4.如权利要求3所述的数据读写电路，其特征在于，所述第一开关控制模块还包括第一延时信号控制模块，所述第一延时信号控制模块用于经延时产生与第一控制信号反相的第二控制信号。

5.如权利要求1所述的数据读写电路，其特征在于，所述efuse控制模块包括控制电压单元和efuse单元，所述控制电压单元用于基于偏置电流产生控制电压，所述efuse单元受控制电压控制开启或关闭，并基于偏置电流以及存储器被烧写前后的阻抗的不同输出跟随阻抗变化的输出电压。

6.如权利要求5所述的数据读写电路，其特征在于，所述控制电压单元包括第四开关管和第一电阻，所述第四开关管的源极与第一电阻相连，所述第四开关管的漏极和第四开关管的栅极相连且用于接收偏置电流以产生控制电压。

7.如权利要求5所述的数据读写电路，其特征在于，所述efuse单元包括第五开关管、第二电阻和存储器，所述第二电阻和存储器串联且与第五开关管的源极相连，所述第五开关管的栅极用于接收控制电压单元输出的控制电压，所述第五开关管的漏极用于接收偏置电流并产生输出电压。

8.如权利要求1所述的数据读写电路，其特征在于，所述数据读写电路还包括第二开关控制模块，所述第二开关控制模块用于基于第一控制信号控制efuse控制模块的输出端与地电压之间的通断。

9.如权利要求8所述的数据读写电路，其特征在于，所述第二开关控制模块包括第六开关管和第七开关管，所述第六开关管的漏极和第七开关管的漏极均与efuse控制模块的输出端相连，所述六开关管的源极和第七开关管的源极均与地电压相连，所述第六开关管的栅极用于接收第三控制信号，所述第七开关管的栅极用于接收第四控制信号。

10.如权利要求9所述的数据读写电路，其特征在于，所述数据读写电路还包括第二延时信号控制模块，所述第二延时信号控制模块用于对第一控制信号进行延时而产生第三控制信号，所述第二延时信号控制模块用于产生与第一控制信号反相的第四控制信号。

11.如权利要求1所述的数据读写电路，其特征在于，所述数据读写电路还包括复位信号产生电路、时钟信号产生电路和d触发器，所述复位信号产生电路用于对输出电压进行延迟而产生第一延时信号、并基于第一延时信号和对第一控制信号延时产生的第三控制信号产生复位信号，所述时钟信号产生电路用于对输出电压进行延迟而产生第二延时信号以及对输出电压进行延迟和反相而产生延时反相信号、并基于第二延时信号和延时反相信号产生时钟信号，所述d触发器的clk输入端用于接收时钟信号，所述d触发器的reset输入端用于接收复位信号，所述d触发器的d输入端用于接收第一延时信号，所述d触发器的q输出端用于输出读写信号。

12.如权利要求11所述的数据读写电路，其特征在于，所述复位信号产生电路包括第一延时单元、第二延时单元和或门，所述第一延时单元用于基于输出电压延时产生第一延时信号，所述第二延时单元用于基于第一控制信号延时产生第三控制信号，所述或门用于对第一延时信号和第三控制信号进行或运算产生复位信号。

13.如权利要求11所述的数据读写电路，其特征在于，所述时钟信号产生电路包括第三延时单元、延时反相单元和与门，所述第三延时单元用于基于输出电压延时产生第二延时信号，所述延迟反相单元用于基于输出电压延时并反相产生延时反相信号，所述与门用于对第二延时信号和延时反相信号进行与运算产生时钟信号。

技术总结本发明公开了一种数据读写电路，包括电流产生模块、第一开关控制模块和efuse控制模块。电流产生模块产生偏置电流，第一开关控制模块控制电流产生模块开启以输出偏置电流，并在预设时间后关闭电流产生模块；efuse控制模块与电流产生模块相连，用于基于偏置电流获得跟随自身阻抗变化的输出电压。根据本发明的数据读写电路，通过产生一个延时时间窗口，在窗口时间内能够稳定且正确地读写efuse存储的code数据，并通过数字逻辑将code数据保存，当窗口时间结束能够自动将整个电路关闭以节约功耗。技术研发人员：周先立受保护的技术使用者：思瑞浦微电子科技（上海）有限责任公司技术研发日：技术公布日：2024/2/25