用于检测存储器故障的测试方法和测试电路

本发明涉及器件测试，特别涉及一种用于检测存储器故障的测试方法和测试电路。

背景技术：

1、随着集成电路工艺尺寸越来越小，存储器出现更多的新型故障，这其中包括静态链接故障。根据业内以往的存储器测试结果表明：在40纳米及以下工艺中，存储器中的静态链接故障不能被忽视。因而，要求用于检测存储器故障的测试方法也能够检测出静态链接故障。

2、目前工业上检测静态链接故障一般采用行进法（march）中的march lr，该测试方法具体描述为：(w0)；↓(r0,w1)；↑(r1,w0,r0,w1)；↑(r1,w0)；↑(r0,w1,r1, w0)；↑r0，即通过对存储器的待测试存储空间执行如下操作进行故障检测：1）按地址升序或降序进行写0操作；2）按地址降序进行读0操作和写1操作；3）按地址升序进行读1操作、写0操作、读0操作和写1操作；4）按地址升序进行读1操作和写0操作；5）按地址升序进行读0操作、写1操作、读1操作和写0操作；6）按地址升序进行读0操作。

3、march lr这一测试方法能够检测所有现实中可能遇到的静态链接故障，对静态非链接故障也有很好的覆盖率，可以检测状态故障、转换故障、读破坏故障、状态耦合故障、耦合干扰读故障、耦合干扰相反状态写故障、耦合转换故障、耦合读破坏故障和耦合错误读故障，但对于工业上常遇到的写干扰故障、欺骗性读破坏故障、耦合写破坏故障以及耦合欺骗性读破坏故障无能为力。

技术实现思路

1、鉴于上述问题，本申请的目的在于提供一种用于检测存储器故障的测试方法及测试电路，通过改进march lr这一测试方法实现故障检测覆盖率的提高。

2、根据本发明的第一方面，提供一种用于检测存储器故障的测试方法，包括：

3、对存储器的待测试存储空间执行多次读写操作；

4、将所述多次读写操作中读出的数据与期望数据进行比较，以确定所述待测试存储空间内是否有地址存在故障；

5、其中，所述多次读写操作包括：

6、第一写操作，按地址降序或地址升序进行写0操作；

7、第一读写操作，按地址降序进行读0操作、写1操作；

8、第二读写操作，按地址升序进行多次读1操作、写0操作、读0操作、写1操作；

9、第三读写操作，按地址升序进行读1操作、写0操作、至少一次读0操作；

10、第四读写操作，按地址升序进行多次读0操作、写1操作、多次读1操作、写0操作；

11、第一读操作，按地址升序进行读0操作。

12、可选地，所述测试方法还包括：在所述待测试存储空间内一地址读出的数据与期望数据不一致的情况下，将该地址输出并将读出该数据的读操作的标识输出。

13、可选地，在所述待测试存储空间内一地址存在欺骗性读破坏故障或耦合欺骗性读破坏故障的情况下，所述标识包括以下任意一种：所述第四读写操作中第一次读0操作的标识、所述第四读写操作中第二次读0操作的标识、所述第四读写操作中第二次读1操作的标识、所述第二读写操作中第二次读1操作的标识。

14、可选地，所述耦合欺骗性读破坏故障中攻击单元的地址高于受害单元的地址。

15、可选地，所述第一写操作按地址降序进行写0操作且写0操作重复进行多次；

16、所述第一读写操作的写1操作重复进行多次；

17、所述第三读写操作的写0操作重复进行多次；

18、所述第四读写操作的写1操作重复进行多次。

19、可选地，在所述待测试存储空间内一地址存在写干扰故障或耦合写破坏故障的情况下，所述标识包括以下任意一种：所述第一读写操作中读0操作的标识、所述第三读写操作中读0操作的标识、所述第二读写操作中第一次读1操作的标识、所述第四读写操作中第一次读1操作的标识。

20、可选地，所述耦合写破坏故障中攻击单元的地址高于受害单元的地址。

21、可选地，所述第一写操作中的写0操作进行一次；

22、所述第一读写操作中的读0操作和写1操作各进行一次；

23、所述第二读写操作中的写0操作、读0操作和写1操作各进行一次，且读1操作进行两次；

24、所述第三读写操作中的读1操作、写0操作和读0操作各进行一次；

25、所述第四读写操作中的写1操作和写0操作各进行一次，且读0操作和读1操作各进行两次；

26、所述第一读操作中的读0操作进行一次。

27、根据本发明的第二方面，提供一种用于实现第一方面所述的任一种测试方法的测试电路，包括：

28、地址生成单元，用于生成待测试存储单元的地址；

29、数据生成单元，用于生成所述地址所指示待测试存储单元所需写入的数据；

30、控制信号生成单元，用于生成控制信号，以控制对所述地址所指示待测试存储单元进行所述多次读写操作中的读操作、或向所述地址所指示待测试存储单元进行所述多次读写操作中所述数据的写操作；

31、比较单元，用于将所述多次读写操作中读出的数据与期望数据进行比较，以确定所述待测试存储空间内是否有地址存在故障。

32、可选地，所述测试电路还包括：

33、输出单元，用于在所述比较单元将从所述地址所指示待测试存储单元读出的数据与期望数据进行比较而得到不一致结果的情况下，将所述地址输出并将读出该数据的读操作的标识输出。

34、本申请意想不到的技术效果是：

35、根据本发明实施例的测试方法，对现有测试方法march lr进行了改进，其中，第二读写操作是在写0操作前增加至少一次读1操作得到的，第三读写操作是在写0操作后增加至少一次读0操作得到的，第四读写操作是在写1操作前增加至少一次读0操作并在写1操作和写0操作之间增加至少一次读1操作得到的。改进后的测试方法，相较于现有测试方法march lr来说增加了对欺骗性读破坏故障和耦合欺骗性读破坏故障的检测功能。

36、进一步地，上述改进后的方法中第一写操作按地址降序进行写0操作且写0操作重复进行多次，第一读写操作的写1操作重复进行多次，第三读写操作的写0操作重复进行多次，第四读写操作的写1操作重复进行多次，这样不仅不影响原有的检测功能，而且还增加了对写干扰故障和耦合写破坏故障的检测功能，从而覆盖了静态链接故障的检测以及常遇到的所有静态非链接故障的检测。

37、进一步地，本发明实施例的测试方法在待测试存储空间内一地址读出的数据与期望数据不一致的情况下，将该地址输出并将读出该数据的读操作的标识输出，因而用户只需分析输出的数据即可，其中，输出的地址便于用户直接确定待测试存储空间内哪一存储单元存在故障，输出的标识便于用户分析故障的类型。

技术特征：

1.一种用于检测存储器故障的测试方法，包括：

2.根据权利要求1所述的测试方法，还包括：在所述待测试存储空间内一地址读出的数据与期望数据不一致的情况下，将该地址输出并将读出该数据的读操作的标识输出。

3.根据权利要求2所述的测试方法，其中，在所述待测试存储空间内一地址存在欺骗性读破坏故障或耦合欺骗性读破坏故障的情况下，所述标识包括以下任意一种：所述第四读写操作中第一次读0操作的标识、所述第四读写操作中第二次读0操作的标识、所述第四读写操作中第二次读1操作的标识、所述第二读写操作中第二次读1操作的标识。

4.根据权利要求3所述的测试方法，其中，所述耦合欺骗性读破坏故障中攻击单元的地址高于受害单元的地址。

5.根据权利要求2所述的测试方法，其中，

6.根据权利要求5所述的测试方法，其中，在所述待测试存储空间内一地址存在写干扰故障或耦合写破坏故障的情况下，所述标识包括以下任意一种：所述第一读写操作中读0操作的标识、所述第三读写操作中读0操作的标识、所述第二读写操作中第一次读1操作的标识、所述第四读写操作中第一次读1操作的标识。

7.根据权利要求6所述的测试方法，其中，所述耦合写破坏故障中攻击单元的地址高于受害单元的地址。

8.根据权利要求1所述的测试方法，其中，

9.一种用于实现权利要求1-8中任一项所述测试方法的测试电路，包括：

10.根据权利要求9所述的测试电路，还包括：

技术总结本申请公开用于检测存储器故障的测试方法和测试电路。测试方法包括对存储器的待测试存储空间执行如下多次读写操作：按地址降序或地址升序进行写0操作，按地址降序进行读0操作、写1操作，按地址升序进行多次读1操作、写0操作、读0操作、写1操作，按地址升序进行读1操作、写0操作、读0操作，按地址升序进行多次读0操作、写1操作、多次读1操作、写0操作，按地址升序进行读0操作；将多次读写操作中读出的数据与期望数据进行比较，以确定待测试存储空间内是否有地址存在故障。该测试方法实现了故障检测覆盖率的提高。技术研发人员：刘筱彧受保护的技术使用者：安徽大学技术研发日：技术公布日：2024/2/25