具有分段式数据线结构的存储装置的制作方法

本申请涉及存储装置，尤其涉及一种具有分段式数据线结构的存储装置。

背景技术：

1、由于动态随机存取存储器(dynamic random-access memory，dram)具有成本效益，其广泛作为计算机的主存储器(main memory)。动态随机存取存储装置包括多个存储单元(memory cell)，其中每一存储单元均可储存一数据位(data bit)，且通常采用一个电容搭配一个晶体管来实施。电容可被充电或放电，以表示存储单元所储存的数据位。举例来说，未储存电荷的电容(empty capacitor)可代表逻辑值“0”，而充满电的电容(fullycharged capacitor)可代表逻辑值“1”。随着技术节点的减缩，存储单元的尺寸越来越小，电容能够储存的电荷量相当有限。为了提供能够被正确判读的数据，动态随机存取存储装置利用读出放大器(sense amplifier)来产生具有可识别逻辑电平的输出

技术实现思路

1、本申请的实施例公开了一种具有分段式数据线结构的存储装置。

2、本申请的某些实施例包括一种存储装置。所述存储装置包括多组位线、一组数据线以及列选择电路。所述多组位线包括第一组位线与第二组位线。所述一组数据线中的每一数据线均分割成彼此分离的多个线段。所述一组数据线包括第一数据线与第二数据线。所述第一数据线包括彼此相邻的第一线段与第二线段，而所述第二数据线包括第一线段。所述列选择电路用以选择性地将所述第一组位线中的第一位线与所述第二组位线中的第一位线分别耦接至所述第一数据线中的所述第一线段与所述第二线段，并用以选择性地将所述第一组位线中的第二位线与所述第二组位线中的第二位线均耦接至所述第二数据线的所述第一线段。

3、本申请的某些实施例包括一种存储装置。所述存储装置包括第一位线群、第二位线群、第一数据线、第二数据线以及列选择电路。所述第一位线群与所述第二位线群均包括多组位线。所述第一数据线分割成彼此分离的多个线段，并用以传输第一组数据位。所述第二数据线分割成彼此分离的多个线段，并用以传输第二组数据位。所述列选择电路用以选择性地将所述第一组位线群的多组位线耦接至所述第一数据线中的第一线段与第二线段，以及耦接至所述第二数据线中的第一线段。所述列选择电路还用以选择性地将所述第二组位线群的多组位线耦接至所述第一数据线中的所述第二线段与第三线段，以及耦接至所述第二数据线中的第二线段。

4、本申请的某些实施例包括一种存储装置。所述存储装置包括多组位线、第一数据线、第二数据线以及列选择电路。所述多组位线包括第一组位线与第二组位线。每一数据线均分割成彼此分离的多个线段。所述列选择电路用以选择性地将所述第一组位线中的第一位线与所述第二组位线中的第一位线耦接至所述第一数据线中的第一线段，以及选择性地将所述第一组位线中的第二位线与所述第二组位线中的第二位线耦接至所述第二数据线中的第一线段。所述第一组位线设置在所述第二组位线中的第一位线与第二位线两者之间。

5、通过本申请所公开的数据线分段方案，存储装置包括的一组数据线可被分割成多个线段以增加存储器带宽，而不会在存储单元阵列中引入实体的间隙及/或虚设的列。此外，通过对线段进行多路复用的方式，具有不同线段数量的数据线可具有相同的数据宽度。上述多路复用可在读出放大器区域外的空间来实施，以维持高存储单元密度。

技术特征：

1.一种存储装置，其特征在于，包括：

2.根据权利要求1所述的存储装置，其特征在于，所述第一数据线分割成具有第一线段数量的多个线段，所述第二数据线分割成具有第二线段数量的多个线段，且所述第二线段数量不同于所述第一线段数量。

3.根据权利要求1所述的存储装置，其特征在于，所述第一数据线分割成具有第一线段数量的多个线段，所述第二数据线分割成具有第二线段数量的多个线段，且所述第一线段数量与所述第二线段数量均大于2。

4.根据权利要求1所述的存储装置，其特征在于，所述列选择电路用以自所述多组位线中选取一组位线；当选取所述第一组位线时，所述列选择电路用以将所述第一组位线中的第一位线耦接至所述第一数据线的所述第一线段，以传输预定数据位；当选取所述第二组位线时，所述列选择电路用以将所述第二组位线中的第一位线耦接至所述第一数据线的所述第二线段，以传输所述预定数据位。

5.根据权利要求1所述的存储装置，其特征在于，所述列选择电路用以自所述多组位线中选取一组位线；当选取所述第一组位线时，所述列选择电路用以将所述第一组位线中的第一位线耦接至所述第一数据线的所述第一线段，以传输预定数据位；当选取所述第二组位线时，所述列选择电路用以将所述第二组位线中的第三位线耦接至所述第一数据线的所述第二线段，以传输所述预定数据位。

6.根据权利要求5所述的存储装置，其特征在于，所述第一组位线中的第一位线设置在所述第二组位线中的第三位线与第一位线两者之间。

7.根据权利要求1所述的存储装置，其特征在于，所述多组位线还包括第三组位线，且所述列选择电路用以自所述多组位线中选取一组位线；当选取所述第三组位线时，所述列选择电路用以将所述第三组位线中的第一位线耦接至所述第一数据线的所述第二线段，以及将所述第三组位线中的第二位线耦接至所述第二数据线的第二线段；所述第二数据线的所述第二线段相邻于所述第二数据线的所述第一线段。

8.根据权利要求1所述的存储装置，其特征在于，所述列选择电路用以自所述多组位线中选取一组位线；当选取所述第一组位线时，所述列选择电路用以将所述第一组位线中的第三位线耦接至所述第一数据线的所述第二线段，以及将所述第一组位线中的第四位线耦接至所述第二数据线的第二线段；所述第二数据线的所述第二线段相邻于所述第二数据线的所述第一线段。

9.根据权利要求1所述的存储装置，其特征在于，所述列选择电路用以自所述多组位线中选取一组位线；当选取所述第二组位线时，所述列选择电路用以将所述第二组位线中的第三位线耦接至所述第一数据线的第三线段，以及将所述第二组位线中的第四位线耦接至所述第二数据线的第二线段；所述第一数据线的所述第三线段相邻于所述第一数据线的所述第二线段，且所述第二数据线的所述第二线段相邻于所述第二数据线的所述第一线段。

10.根据权利要求9所述的存储装置，其特征在于，还包括：

11.根据权利要求10所述的存储装置，其特征在于，还包括：

12.根据权利要求10所述的存储装置，其特征在于，所述第一多路复用器电路的所述第一输出端与所述第二多路复用器电路的所述第二输出端形成第一数据宽度，所述第二数据线形成第二数据宽度，且所述第一数据宽度等于所述第二数据宽度。

13.一种存储装置，其特征在于，包括：

14.根据权利要求13所述的存储装置，其特征在于，所述列选择电路用以自每一组位线群的多组位线中选取一组位线，以及将所选取的所述一组位线耦接至所述第一数据线与所述第二数据线；

15.根据权利要求13所述的存储装置，其特征在于，还包括：

16.根据权利要求15所述的存储装置，其特征在于，所述列选择电路用以自每一组位线群的多组位线中选取一组位线，以及将所选取的所述一组位线耦接至所述第一数据线与所述第二数据线；

17.根据权利要求15所述的存储装置，其特征在于，还包括：

18.一种存储装置，其特征在于，包括：

19.根据权利要求18所述的存储装置，其特征在于，所述列选择电路用以自所述多组位线中选取一组位线，以及将所选取的所述一组位线耦接至所述第一数据线与所述第二数据线；当选取所述第二组位线时，所述列选择电路用以将所述第二组位线中的第三位线与第四位线分别耦接至所述第一数据线中的第二线段与所述第二数据线中的第二线段；所述第二组位线中的第三位线与第二位线彼此相邻。

20.根据权利要求19所述的存储装置，其特征在于，所述第二组位线中的第二位线还相邻于所述第一组位线中的第二位线，且设置在所述第一组位线中的第二位线与所述第二组位线中的第三位线两者之间。

技术总结本申请公开了一种存储装置。所述存储装置包括多组位线、一组数据线以及列选择电路。每一数据线均分割成彼此分离的多个线段。第一数据线包括彼此相邻的第一线段与第二线段。第二数据线包括第一线段。所述列选择电路用以选择性地将第一组位线中的第一位线与第二组位线中的第一位线分别耦接至所述第一数据线中的所述第一线段与所述第二线段，并用以选择性地将所述第一组位线中的第二位线与所述第二组位线中的第二位线均耦接至所述第二数据线的所述第一线段。所述存储装置能够增加存储器带宽，并且维持高存储单元密度。技术研发人员：陈文良,马林受保护的技术使用者：爱普科技股份有限公司技术研发日：技术公布日：2024/2/25