具有虚拟体化架构的SRAM及包括其的系统和方法与流程

本发明的示例性实施例涉及静态随机存取存储器(sram)，更具体地，涉及具有虚拟体化(banking)架构的sram及包括其的系统和方法。

背景技术：

1、静态随机存取存储器(sram)是一种广泛使用的用于存储数据的半导体器件。sram的性能很大程度上取决于与sram相关联的功耗因数。

2、通过位线充电和位线放电影响sram中的功耗。sram中的输入/输出(io)电路通常包括预充电模块、位线驱动器、读出放大器、列选择电路和存储体(bank)选择电路。io模块内的每个电路占用一个分离的空间。此外，对于每个位线阵列，需要单独的io模块，因为io模块的电路不能在多个位单元(bit cell)阵列之间共享。因此，sram的io电路导致高面积损失(例如，在sram中需要相对大量的空间)，并且增加了sram的总成本。

3、在常规方法中，可以通过增加存储体的数量来减少sram的功耗。在这种常规方法中，可以通过复制本地输入/输出(io)块来完成体化(banking)。例如，要构建4-存储体sram，本地io可以重复两次。由于本地io执行多个逻辑操作，io块的复制或重复可能导致sram总成本的急剧增加。

技术实现思路

1、根据示例性实施例，一种使用虚拟体化架构的静态随机存取存储器(sram)系统包括通信地耦合到sram的处理器和设置在sram中并在处理器的控制下操作的多个电路。该多个电路包括划分电路、设置在划分电路中的选择电路以及连接到选择电路的本地输入/输出(io)电路。划分电路被配置为将至少一个存储体至少划分为第一位单元阵列和第二位单元阵列，其中第一位单元阵列和第二位单元阵列中的至少一个包括至少一条位线。选择电路连接在第一位单元阵列和第二位单元阵列之间，并且选择电路根据预定义选择逻辑选择第一位单元阵列和第二位单元阵列之一。本地输入/输出(io)电路连接到选择电路，并根据本地io电路的一个或多个预定义操作产生输出。

2、根据示例性实施例，一种在sram中提供虚拟体化架构的方法包括将至少一个存储体划分为第一位单元阵列和第二位单元阵列，其中第一位单元阵列和第二位单元阵列中的至少一个包括至少一条位线。该方法还包括将包括选择电路的划分电路连接在第一位单元阵列和第二位单元阵列之间，其中选择电路根据预定义选择逻辑选择第一位单元阵列和第二位单元阵列之一。该方法还包括将本地输入/输出(io)电路连接到选择电路，其中本地io电路根据本地io电路的一个或多个预定义操作产生输出。

3、根据示例性实施例，一种sram包括：第一存储体，包括第一位单元阵列和第二位单元阵列；第二存储体，包括第三位单元阵列和第四位单元阵列；以及第一划分电路，包括第一选择电路。第一划分电路连接在第一位单元阵列和第二位单元阵列之间。该sram还包括第二划分电路，其包括第二选择电路。第二划分电路连接在第三位单元阵列和第四位单元阵列之间。第一选择电路根据预定义选择逻辑选择第一位单元阵列或第二位单元阵列之一，并且第二选择电路根据预定义选择逻辑选择第三位单元阵列或第四位单元阵列之一。该sram还包括连接在第一存储体和第二存储体之间的本地输入/输出(io)电路。本地io电路产生sram的输出。输出包括以下中的一项：在读取操作期间基于全局位线的状态产生输出，在写入操作期间将数据放置到全局位线上，或者在发起新操作之前将位线预充电到预定电压电平。

4、根据示例性实施例，一种在sram中执行一个或多个预定义操作的方法包括：在sram中接收用于在sram中执行一个或多个预定义操作的输入，以及通过设置在sram中的选择电路来从多个位单元阵列选择位单元阵列。根据预定义选择逻辑执行对位单元阵列的选择。该方法还包括由本地输入/输出(io)电路根据该选择来执行一个或多个预定义操作。

技术特征：

1.一种静态随机存取存储器sram，包括：

2.根据权利要求1所述的sram，其中所述第一选择电路基于所述预定义选择逻辑将所述第一位单元阵列或所述第二位单元阵列中所选择的位单元阵列的第一局部位线中的至少一条连接到第一全局位线，所述第二选择电路基于所述预定义选择逻辑将所述第三位单元阵列或所述第四位单元阵列中所选择的位单元阵列的第二局部位线中的至少一条连接到第二全局位线。

3.根据权利要求1或2所述的sram，其中所述预定义选择逻辑包括列选择逻辑。

4.根据权利要求1所述的sram，其中所述本地io电路的所述一个或多个预定义操作包括读取操作、写入操作或预充电操作中至少之一。

5.根据权利要求4所述的sram，其中所述输出包括以下中的一项：在读取操作期间基于全局位线的状态产生输出，在写入操作期间将数据放置到全局位线上，或者在发起新操作之前将位线预充电到预定电压电平。

6.根据权利要求2所述的sram，其中所述第一局部位线和所述第二局部位线中的每一条包括分层级的局部位线，所述第一全局位线和所述第二全局位线中的每一条包括分层级的全局位线。

7.根据权利要求1所述的sram，其中所述第一划分电路被配置为按第一预定义比例值将所述第一存储体划分为所述第一位单元阵列和所述第二位单元阵列，并且第二划分电路被配置为按第二预定义比例值将所述第二存储体划分为所述第三位单元阵列和所述第四位单元阵列。

8.一种静态随机存取存储器sram，包括：

9.根据权利要求8所述的sram，其中所述选择电路基于所述预定义选择逻辑将所述存储体的至少一条位线连接到全局位线。

10.根据权利要求8或9所述的sram，其中所述预定义选择逻辑包括列选择逻辑。

11.根据权利要求8所述的sram，其中所述本地io电路的所述一个或多个预定义操作包括读取操作、写入操作或预充电操作中至少之一。

12.根据权利要求11所述的sram，其中所述输出包括以下中的一项：在读取操作期间基于全局位线的状态产生输出，在写入操作期间将数据放置到全局位线上，或者在发起新操作之前将位线预充电到预定电压电平。

13.根据权利要求9所述的sram，其中所述至少一条位线包括分层级的局部位线，所述全局位线包括分层级的全局位线。

14.根据权利要求8所述的sram，其中所述划分电路被配置为按预定义比例值将所述存储体划分为所述第一位单元阵列和所述第二位单元阵列。

15.根据权利要求8所述的sram，其中所述本地io电路连接到至少两个所述存储体。

技术总结一种使用虚拟体化架构的静态随机存取存储器(SRAM)系统包括：处理器，通信地耦合到SRAM；以及多个电路，设置在SRAM中并在处理器的控制下操作。电路包括划分电路、设置在划分电路中的选择电路以及本地输入/输出电路。划分电路将存储体划分为第一位单元阵列和第二位单元阵列，其中第一位单元阵列和/或第二位单元阵列包括至少一条位线。选择电路连接在第一位单元阵列和第二位单元阵列之间，并且选择电路根据预定义选择逻辑选择第一位单元阵列和第二位单元阵列之一。本地输入/输出电路连接到选择电路，并根据本地输入/输出电路的一个或多个预定义操作产生输出。技术研发人员：拉瓦·库马尔·普拉鲁,帕温德·库马尔·拉纳,阿卡什·库马尔·古普塔,盖亚特里·奈尔受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/2/8