提供多相时钟信号的设备及方法与流程

本申请涉及半导体领域，具体涉及半导体存储器。

背景技术：

1、在许多电子系统中使用半导体存储器来存储可在稍后时间检索的数据。随着对于电子系统更快速、更小、具有更大计算能力且消耗更少功率的需求已增加，已持续开发可更快速存取、紧致、存储更多数据且使用更少功率的半导体存储器以满足变化的需求。开发的部分包含创建用于控制且存取半导体存储器的新规格，其中规格从一代到下一代的变化涉及改进电子系统中的存储器的性能。

2、通常通过向存储器提供命令信号、地址信号、时钟信号而控制半导体存储器。举例来说，可由存储器控制器提供各种信号。命令信号可控制半导体存储器执行各种存储器操作，举例来说，用以从存储器检索数据的读取操作，及用以将数据存储到存储器的写入操作。在最近开发的存储器的情况下，存储器可具备用于对命令信号及地址信号计时的系统时钟信号(举例来说)，且进一步具备用于对由存储器提供的读取数据计时且用于对提供到存储器的写入数据计时的数据时钟信号。

3、关于使用数据时钟信号的存储器设计，(例如，从存储器控制器)将数据时钟信号提供到存储器以使通过存储器的读取数据的提供或写入数据的接收同步。根据具有相对于存储器命令的接收的时序的规格提供数据时钟信号以便提供数据或接收数据以满足指定时序。存储器响应于有源数据时钟信号且相应地提供或接收数据。

4、可使用包含于半导体存储器中的时钟电路来产生用于执行各种操作的内部时钟信号。举例来说，一些时钟电路可基于数据时钟信号而提供多相时钟信号。多相时钟信号可(举例来说)用于对通过存储器的数据的提供及/或接收进行计时。多相时钟信号具有与彼此(例如，90度)及与数据时钟信号的相对相位。在一些存储器中，时钟电路提供具有相对于数据时钟信号的相位关系的多相时钟信号，所述相位关系未知，直到通过多相时钟信号中的一或多者的评估而确定。

5、然而，用于产生内部时钟信号的常规时钟电路通常是麻烦的，包含若干复杂电路，且归因于具有耦合在输入与输出之间的若干复杂电路而可能在接收输入时钟信号与提供输出时钟信号之间具有相对较长路径延迟。另外，当输入时钟信号开始从共同时钟电平计时时，常规时钟电路可具有相对较长恢复时间。

技术实现思路

1、描述提供多相时钟信号的设备及方法。本发明的一方面包含一种设备，其包含第一、第二、第三及第四时控反相器、分别供应有第一及第二时钟信号的第一及第二时钟端子，及第一及第二锁存器电路。第一、第二、第三及第四时控反相器中的每一者包含输入节点、输出节点、第一时钟节点及第二时钟节点。第一时控反相器的输入节点及输出节点分别耦合到第四时控反相器的输出节点及第二时控反相器的输入节点。第三时控反相器的输入节点及输出节点分别耦合到第二时控反相器的输出节点及第四时控反相器的输入节点。第一时钟端子耦合到第一及第三时控反相器的第一时钟节点及第二及第四时控反相器的第二时钟节点。第二时钟端子耦合到第一及第三时控反相器的第二时钟节点及第二及第四时控反相器的第一时钟节点。第一锁存器耦合在第一及第三时控反相器的输出节点之间，且第二锁存器电路耦合在第二及第四时控反相器的输出节点之间。

2、本发明的另一方面包含一种设备，其包含耦合成环的第一、第二、第三及第四时控反相器电路、第一、第二、第三及第四反相器电路，及第一、第二、第三及第四输出反相器电路。第一、第二、第三及第四时控反相器电路中的每一者经配置以在响应于选通信号而激活时提供具有与输入信号的电平互补的电平的输出信号。第一及第三时控反相器电路经配置以同时激活且第二及第四时控反相器电路经配置以同时激活。第一反相器电路经配置以将来自第一时控反相器电路的输出信号的补码作为输入信号提供到第四时控反相器电路。第二反相器电路经配置以将来自第二时控反相器电路的输出信号的补码作为输入信号提供到第一时控反相器电路。第三反相器电路经配置以将来自第三时控反相器电路的输出信号的补码作为输入信号提供到第二时控反相器电路。第四反相器电路经配置以将来自第四时控反相器电路的输出信号的补码作为输入信号提供到第三时控反相器电路。第一、第二、第三及第四输出反相器电路中的每一者耦合到第一、第二、第三及第四时控反相器电路中的相应者，且各自经配置以提供具有与相应输入信号互补的电平的相应输出信号。

3、本发明的另一方面包含一种设备，其包含象限分频器电路，其经配置以接收第一及第二选通信号且经配置以响应于具有对应于初始条件的相应时钟电平的正交时钟信号及此后箝位到相同时钟电平的第一及第二选通信号而进入自振荡模式以提供振荡正交时钟信号。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述振荡正交时钟信号具有时钟频率，其是所述第一及第二选通信号的时钟频率的一半。

3.根据权利要求1所述的设备，其中所述第一及第二选通信号在经箝位到相同时钟电平之前是互补的。

4.根据权利要求1所述的设备，其中所述象限分频器电路包括：

5.根据权利要求4所述的设备，其中所述第一、第二、第三及第四反相器电路中的每一者包括时控反相器电路。

6.根据权利要求4所述的设备，其中所述象限分频器电路进一步包括：

7.根据权利要求1所述的设备，其进一步包括：

8.根据权利要求1所述的设备，其进一步包括耦合到所述象限分频器电路的多个偏压控制反相器电路。

9.根据权利要求8所述的设备，其中所述多个偏压控制反相器电路经配置以响应于所述正交时钟信号而提供多个相位信号。

10.根据权利要求1所述的设备，其进一步包括数据读取/写入控制电路，其经配置以至少部分响应于所述振荡正交时钟信号而提供待存储于存储器中的数据。

11.根据权利要求1所述的设备，其中所述初始条件包含具有相应状态的所述正交时钟信号的初始自振荡条件。

12.根据权利要求1所述的设备，其中所述正交时钟信号中的每一者具有对应于所述第一及第二选通信号的所述初始条件的电平，其中所述第一及第二选通信号分别具有高时钟电平及低时钟电平。

13.根据权利要求1所述的设备，其进一步包括多个接收器电路，其各自经配置以至少部分基于所述振荡正交时钟信号而捕获相应数据，且进一步经配置以提供所述所捕获数据。

14.一种设备，其包括：

15.根据权利要求14所述的设备，其中，在经箝位到相同时钟电平之前，所述第一及第二选通信号具有基于初始条件的电平。

16.根据权利要求14所述的设备，其中所述第一及第二选通信号在经箝位到相同时钟电平之前是互补的。

17.根据权利要求14所述的设备，其中所述振荡正交时钟信号具有时钟频率，其是所述第一及第二选通信号的时钟频率的一半。

18.根据权利要求14所述的设备，其中所述振荡正交时钟信号是自振荡输出信号。

19.根据权利要求14所述的设备，其中由所述象限分频器电路提供的所述振荡正交时钟信号具有对应于初始自振荡条件的相应状态。

20.一种设备，其包括：

21.根据权利要求20所述的设备，其中所述第一及第二选通信号在经箝位到相同时钟电平之前是互补的。

22.根据权利要求20所述的设备，其中所述初始条件包含具有相应状态的所述正交时钟信号的初始自振荡条件。

23.根据权利要求20所述的设备，其中所述象限分频器电路进一步经配置以进入自振荡模式以提供所述振荡正交时钟信号，且

技术总结本申请涉及提供多相时钟信号的设备及方法。本发明描述用于提供多相时钟信号的设备及方法。实例设备包含第一、第二、第三及第四时控反相器、第一及第二时钟端子，及第一及第二锁存器电路。所述第一时控反相器的输入节点及输出节点分别耦合到所述第四时控反相器的输出节点及所述第二时控反相器的输入节点。所述第三时控反相器的输入节点及输出节点耦合到所述第二时控反相器的输出节点及所述第四时控反相器的输入节点。所述第一及第二时钟端子分别供应有第一及第二时钟信号。所述第一锁存器耦合在所述第一及第三时控反相器的所述输出节点之间，且所述第二锁存器电路耦合在所述第二及第四时控反相器的所述输出节点之间。技术研发人员：佐都誉,堂野千秋,近藤力受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/2/8