存储器件及其多遍编程操作的制作方法

背景技术：

1、本公开涉及存储器件及其操作方法。

2、闪速存储器是一种能够被电擦除并且重新编程的低成本高密度非易失性固态存储介质。闪速存储器包括nor闪速存储器和nand闪速存储器。可以由闪速存储器执行各种操作，例如读取、编程(写入)和擦除，从而将每个存储单元的阈值电压改变到期望的电平。对于nand闪速存储器而言，可以在块级上执行擦除操作，并且可以在页级上执行编程操作或读取操作。

技术实现思路

1、在一个方面中，一种存储器件包括：具有多行存储单元的存储单元阵列；分别耦合至多行存储单元的多条字线；以及通过字线耦合至存储单元阵列的外围电路。每个存储单元被配置为将n位数据段存储在2n个级中的级中，其中，n是大于1的整数。级对应于2n个n位数据段中的n位数据段。外围电路被配置为在第一遍(pass)中对多行存储单元中的一行目标存储单元进行编程，从而基于将存储在目标存储单元中的n位数据段将该行目标存储单元中的每个编程到2n/m个中间级中的中间级中，其中，m是大于1的整数。外围电路还被配置为在第一遍之后的第二遍中对该行目标存储单元进行编程，从而基于将存储在目标存储单元中的n位数据段将该行目标存储单元中的每个编程到2n个级中的级中。

2、在另一方面中，一种系统包括被配置为存储数据的存储器件以及耦合至该存储器件并且被配置为控制该存储器件的存储控制器。该存储器件包括：具有多行存储单元的存储单元阵列；分别耦合至多行存储单元的多条字线；以及通过字线耦合至存储单元阵列的外围电路。每个存储单元被配置为将n位数据段存储在2n个级中的级中，其中，n是大于1的整数。该级对应于2n个n位数据段中的n位数据段。外围电路被配置为在第一遍中对多行存储单元中的一行目标存储单元进行编程，从而基于将存储在目标存储单元中的n位数据段将该行目标存储单元中的每个编程到2n/m个中间级中的中间级中，其中，m是大于1的整数。外围电路还被配置为在第一遍之后的第二遍中对该行目标存储单元进行编程，从而基于将存储在目标存储单元中的n位数据段将该行目标存储单元中的每个编程到2n个级中的级中。

3、在又一方面中，提供了一种用于操作存储器件的方法。该存储器件包括具有多行存储单元的存储单元阵列以及分别耦合至多行存储单元的多条字线。在第一遍中对多行存储单元中的一行目标存储单元进行编程，从而基于2n个n位数据段中的将要存储在目标存储单元中的n位数据段将该行目标存储单元中的每个编程到2n/m个中间级中的中间级中，其中，n和m均是大于1的整数。在第一遍之后的第二遍中，对该行目标存储单元进行编程，从而基于将存储在目标存储单元中的n位数据段将该行目标存储单元中的每个编程到2n个级中的级中。2n个级对应于2n个n位数据段。

技术特征：

1.一种存储器件，包括：

2.根据权利要求1所述的存储器件，其中，

3.根据权利要求1或2所述的存储器件，其中，

4.根据权利要求3所述的存储器件，其中，所述m个最终级是所述2n个最终级中的相邻级。

5.根据权利要求1-4中的任何一项所述的存储器件，其中，为了在所述第一遍中对所述一行目标存储单元编程，所述外围电路包括：

6.根据权利要求1-4中的任何一项所述的存储器件，其中，为了在所述第一遍中对所述一行目标存储单元编程，所述外围电路还被配置为使用基于所述2n/m个中间级的(2n/m)-1个验证电压来验证所述一行目标存储单元。

7.根据权利要求6所述的存储器件，其中，所述(2n/m)-1个验证电压中的每个在所述2n/m个中间级中的两个相邻中间级之间。

8.根据权利要求6-7中的任何一项所述的存储器件，其中，为了在所述第二遍中对所述一行目标存储单元编程，所述外围电路还被配置为使用基于所述2n个最终级的2n-1个验证电压来验证所述一行存储单元。

9.根据权利要求6-8中的任何一项所述的存储器件，其中，为了验证所述一行存储单元，所述外围电路被配置为使用所述(2n/m)-1个验证电压中的同一验证电压来验证对应于所述2n个n位数据段中的m个n位数据段的目标存储单元。

10.根据权利要求9所述的存储器件，其中，在不同条件下验证对应于所述m个n位数据段的所述目标存储单元。

11.一种系统，包括：如权利要求1-10所述的存储器件；

12.一种存储器件的操作方法，所述存储器件包括具有多个存储单元的存储单元阵列、以及分别耦合至所述多个存储单元的字线，所述方法包括：

13.根据权利要求12所述的方法，其中，

14.根据权利要求12或13所述的方法，其中，

15.根据权利要求14所述的方法，其中，所述m个最终级是所述2n个最终级中的相邻级。

16.根据权利要求12-15中的任何一项所述的方法，其中，在所述第一遍中对所述一行目标存储单元编程包括：

17.根据权利要求12-16中的任何一项所述的方法，其中，在所述第一遍中对所述一行目标存储单元编程包括：使用基于所述2n/m个中间级的(2n/m)-1个验证电压来验证所述一行存储单元。

18.根据权利要求17所述的方法，其中，所述(2n/m)-1个验证电压中的每个在所述2n/m个中间级中的两个相邻中间级之间。

19.根据权利要求17-18中的任何一项所述的方法，其中，在所述第二遍中对所述一行目标存储单元编程包括：使用基于所述2n个最终级的2n-1个验证电压来验证所述一行存储单元。

20.根据权利要求17-19中的任何一项所述的方法，其中，验证所述一行存储单元包括：使用所述(2n/m)-1个验证电压中的同一验证电压来验证对应于所述2n个n位数据段中的m个n位数据段的目标存储单元。

21.根据权利要求20所述的方法，其中，在不同条件下验证对应于所述m个n位数据段的所述目标存储单元。

技术总结在某些方面中，一种存储器件包括：具有多行存储单元的存储单元阵列；分别耦合至多行存储单元的字线；以及通过字线耦合至存储单元阵列的外围电路。每个存储单元被配置为将N位数据段存储在2<supgt;N</supgt;个级中的一个级中，其中，N是大于1的整数。该级对应于2<supgt;N</supgt;个N位数据段中的一个N位数据段。外围电路被配置为在第一遍中对一行目标存储单元编程，从而基于将存储在目标存储单元中的N位数据段将该行目标存储单元中的每个编程到2<supgt;N</supgt;/m个中间级中的一个中间级中，其中，m是大于1的整数。外围电路还被配置为在第一遍之后的第二遍中对该行目标存储单元编程，从而基于将存储在目标存储单元中的N位数据段将每个目标存储单元编程到2<supgt;N</supgt;个级中的一个级中。技术研发人员：张超,李跃平,李海波受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/2/8