RRAM读取电路以及RRAM读取电路的读取方法与流程

本发明涉及一种rram读取电路以及rram读取电路的读取方法。

背景技术：

1、阻变随机存储器(rram；resistive random access memory)是一种以非导性材料的电阻在外加电场的作用下在高阻态和低阻态之间实现可逆转换为基础的新兴的非挥发性存储技术。它具有静态随机存储器的高速读写能力、动态随机存储器的高集成度，并且基本上可以实现无限次的数据写入。在施加不同电压条件后，rram能表现出高低两种阻态并且能在断电后永久地保留存储数据。rram当前主要应用于iot设备、神经网络和人工智能等领域。在商业化方面，rram主要有两大应用方向——存储应用和存算应用。存储应用上，目前已经有厂商将rram应用于mcu领域；存算一体化上，目前也已经有公司正在尝试基于rram通过存算一体架构实现ai大算力芯片，并将其应用在中心侧与边缘侧的应用场景中。

2、rram存储信息的读取方式是通过将其阻值信号转变为可供外围电路读取的电流或电压信号。现有的一种rram读取电路如图1所示。相同尺寸的晶体管m0、晶体管m1作为开关管，在读使能电压vread拉高的期间将读电路和阵列电阻进行连通。由相同尺寸的晶体管m2、晶体管m3和两个相同的ota(operational transconductance amplifier；运算跨导放大器)组成的ldo(low dropout regulaor；低压差线性稳压器)结构对a、b两点电压进行钳位，将rram的可变电阻的信息与参考电阻的信息转化为电流信息。a、b两点产生的两路电流分别被送至相同尺寸的晶体管m4和晶体管m5，晶体管m4和晶体管m5作为二极管连接的pmos晶体管可以将电流信息转化为电压信息送入比较器cmp的两端进行比较，然后输出读取数据dout。

技术实现思路

1、虽然上述rram读取电路可以实现对rram阻值信息的读取，但是该结构存在如下缺陷。首先，随着工艺节点不断缩小，rram的高阻与低阻之间的窗口也在缩小；上述rram读取电路的方式中只是在存储单元与参考单元中产生两路比较电流之后将其转化成比较电压，其没有增大读取裕度，随着电阻窗口的减小会存在读取失败的风险。其次，一般而言，为了使晶体管m0、晶体管m1导通时的电阻较小及其产生的适配误差较小，晶体管m0、晶体管m1的尺寸要求比较大，从而导致在vread拉高时，跳变的电平会通过晶体管m0、晶体管m1的栅漏寄生电容使得a点电位抬高，即读电压升高。vclamp的作用是对rram的读电压进行钳位，而读电压如果过高则可能会对rram进行误写，改变rram的阻值状态，给rram带来可靠性方面的问题。此外，存储器一般要求高于8位输出，意味着一个rram存储器至少需要8个读取电路并行输出数据，而上述rram读取电路的结构将会至少占用16个运算跨导放大器(ota)及其偏置电路的面积，其会影响芯片的存储密度。

2、本发明就是鉴于上述情况而提出的，其目的在于，提供一种rram读取电路，该rram读取电路包括多个晶体管、参考电阻、以及比较器，其通过放电步骤、预充电步骤、以及比较步骤，将读使能电压、与读使能电压反相的电压、预充电压、与预充电压反相的电压设定为使得可利用rram读取电路进行读取，以将rram的可变电阻的阻值信号转变为可供读取的信号。

3、解决技术问题的技术方案

4、为了解决上述问题，本发明的第一方面所涉及的rram读取电路中，包括：

5、参考电阻；

6、开关模块，该开关模块的一侧与所述参考电阻及rram的可变电阻连接，用于对所述参考电阻及所述rram的可变电阻与自偏置模块之间的通断进行控制；

7、自偏置模块，该自偏置模块的一侧与所述开关模块的另一侧连接，用于在预充电步骤中对该自偏置模块与所述开关模块之间的节点的电压进行钳位；

8、交叉耦合模块，该交叉耦合模块的一侧与所述自偏置模块的另一侧连接，用于通过正反馈将预充电步骤中形成的电流差值进行放大以转化为比较电压；

9、预充电模块，该预充电模块与所述交叉耦合模块的另一侧连接，用于对所述rram读取电路进行预充电；以及

10、输出模块，该输出模块与所述交叉耦合模块的另一侧连接，用于对由所述交叉耦合模块放大得到的所述比较电压进行比较，并输出比较结果。

11、进一步地，所述rram读取电路在进行读取时执行如下步骤：

12、放电步骤，该放电步骤用于使所述输出模块与所述交叉耦合模块之间的节点以及所述自偏置模块中的钳位节点进行放电；

13、预充电步骤，该预充电步骤用于使所述输出模块与所述交叉耦合模块之间的节点充电至电源电压，且使所述自偏置模块中的所述钳位节点充电至钳位电压；以及

14、比较步骤，该比较步骤用于通过正反馈将所述预充电步骤中形成的电流差值进行放大以转化为比较电压，且对由所述交叉耦合模块放大得到的所述比较电压进行比较，并输出比较结果。

15、进一步地，所述开关模块包括第一晶体管以及第十二晶体管，

16、所述自偏置模块包括第二晶体管、第三晶体管、第十晶体管以及第十一晶体管，

17、所述交叉耦合模块包括第四晶体管、第五晶体管、第八晶体管以及第九晶体管，

18、所述预充电模块包括第六晶体管以及第七晶体管，

19、所述输出模块包括比较器，

20、所述第十二晶体管的源极与rram的可变电阻连接，所述第十二晶体管的栅极与所述第一晶体管的栅极连接，所述第十二晶体管的漏极与所述第二晶体管的源极连接，

21、所述第一晶体管的源极与所述参考电阻连接，所述第一晶体管的漏极与所述第三晶体管的源极连接，

22、所述第二晶体管的栅极与所述第十晶体管的漏极、所述第十一晶体管的源极、所述第三晶体管的栅极连接，所述第二晶体管的漏极与所述第四晶体管的源极连接，

23、所述第三晶体管的栅极与所述第十晶体管的漏极、所述第十一晶体管的源极、所述第二晶体管的栅极连接，所述第三晶体管的漏极与所述第十一晶体管的漏极、所述第五晶体管的源极连接，

24、所述第四晶体管的栅极与所述比较器的一个输入端子、所述第五晶体管的漏极、所述第七晶体管的漏极、所述第九晶体管的漏极连接，所述第四晶体管的漏极与所述第八晶体管的漏极、所述第六晶体管的漏极、所述比较器的另一个输入端子、所述第五晶体管的栅极连接，

25、所述第五晶体管的栅极与所述比较器的另一个输入端子、所述第四晶体管的漏极、所述第六晶体管的漏极、所述第八晶体管的漏极连接，所述第五晶体管的漏极与所述第九晶体管的漏极、所述第七晶体管的漏极、所述比较器的一个输入端子、所述第四晶体管的栅极连接，所述第五晶体管的源极与所述第三晶体管的漏极、所述第十一晶体管的漏极连接，

26、所述第六晶体管的漏极与所述第八晶体管的漏极、所述第四晶体管的漏极、所述比较器的另一个输入端子、所述第五晶体管的栅极连接，所述第六晶体管的栅极与所述第七晶体管的栅极连接，所述第六晶体管的源极被施加电源电压，

27、所述第七晶体管的漏极与所述第九晶体管的漏极、所述第五晶体管的漏极、所述比较器的一个输入端子、所述第四晶体管的栅极连接，所述第七晶体管的源极被施加电源电压，

28、所述第八晶体管的源极接地，所述第八晶体管的漏极与所述第四晶体管的漏极、所述第六晶体管的漏极、所述比较器的另一个输入端子、所述第五晶体管的栅极连接，

29、所述第九晶体管的源极接地，所述第九晶体管的漏极与所述第五晶体管的漏极、所述第七晶体管的漏极、所述比较器的一个输入端子、所述第四晶体管的栅极连接，

30、所述第十晶体管的源极接地，所述第十晶体管的漏极与所述第二晶体管的栅极、所述第三晶体管的栅极、所述第十一晶体管的源极连接，

31、所述第十一晶体管的漏极与所述第三晶体管的漏极、所述第五晶体管的源极连接，所述第十一晶体管的源极与所述第二晶体管的栅极、所述第三晶体管的栅极、所述第十晶体管的漏极连接，

32、所述第十二晶体管的栅极和所述第一晶体管的栅极被施加读使能电压，所述第八晶体管的栅极、所述第九晶体管的栅极和所述第十晶体管的栅极被施加与所述读使能电压反相的电压，

33、所述第十一晶体管的栅极被施加预充电压，所述第六晶体管的栅极和所述第七晶体管的栅极被施加与所述预充电压反相的电压，

34、所述读使能电压、与所述读使能电压反相的电压、所述预充电压、与所述预充电压反相的电压被设定为使得可利用所述rram读取电路进行读取，以将所述rram的可变电阻的阻值信号转变为可供读取的信号。

35、进一步地，将所述第十二晶体管的漏极与所述第二晶体管的源极之间的节点设为l1，将所述第一晶体管的漏极与所述第三晶体管的源极之间的节点设为l2，将所述第四晶体管的漏极与所述第六晶体管的漏极之间的节点设为l3，将所述第五晶体管的漏极与所述第七晶体管的漏极之间的节点设为l4，将所述第二晶体管的栅极与所述第三晶体管的栅极之间的节点设为l5，

36、所述rram读取电路在进行读取时执行如下步骤：

37、放电步骤，该放电步骤中，将所述读使能电压设定为低电压，将与所述读使能电压反相的电压设定为高电压，将所述预充电压设定为低电压，将与所述预充电压反相的电压设定为高电压，使得所述第八晶体管、所述第九晶体管、所述第十晶体管导通，以使l3、l4、l5进行放电；

38、预充电步骤，该预充电步骤中，将所述读使能电压设定为高电压，将与所述读使能电压反相的电压设定为低电压，将所述预充电压设定为高电压，将与所述预充电压反相的电压设定为低电压，使得所述第十二晶体管、所述第一晶体管、所述第六晶体管、所述第七晶体管、所述第十一晶体管导通，以使l3、l4充电至电源电压，使l5充电至钳位电压；以及

39、比较步骤，该比较步骤中，使所述读使能电压保持为高电压，使与所述读使能电压反相的电压保持为低电压，将所述预充电压设定为低电压，将与所述预充电压反相的电压设定为高电压，使得所述第十二晶体管、所述第一晶体管保持导通，所述第六晶体管、所述第七晶体管、所述第十一晶体管断开，以通过所述比较器对l3与l4之间形成的电压差进行比较。

40、进一步地，在所述比较步骤中，当所述rram的可变电阻的阻值比所述参考电阻的阻值要低时，l4的电压下降速度比l3的电压下降速度要快；当所述rram的可变电阻的阻值比所述参考电阻的阻值要高时，l3的电压下降速度比l4的电压下降速度要快。

41、进一步地，将所述rram的可变电阻的高阻的最低值设为rh，将所述rram的可变电阻的低阻的最高值设为rl，将所述参考电阻的阻值设为rref，所述参考电阻的阻值通过如下的计算式得出：

42、

43、

44、进一步地，所述rram的可变电阻的高阻的区间为500kω至2mω，所述rram的可变电阻的低阻的区间为10kω至100kω。

45、进一步地，所述参考电阻的阻值为167kω。

46、进一步地，所述第十二晶体管的规格与所述第一晶体管的规格相同，

47、所述第二晶体管的规格与所述第三晶体管的规格相同，

48、所述第四晶体管的规格与所述第五晶体管的规格相同，

49、所述第六晶体管的规格与所述第七晶体管的规格相同。

50、进一步地，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管、所述第十二晶体管是nmos晶体管，所述第六晶体管、所述第七晶体管是pmos晶体管。

51、本发明的第二方面所涉及的rram读取电路的读取方法中，所述rram读取电路包括：

52、参考电阻；

53、开关模块，该开关模块的一侧与所述参考电阻及rram的可变电阻连接，用于对所述参考电阻及所述rram的可变电阻与自偏置模块之间的通断进行控制；

54、自偏置模块，该自偏置模块的一侧与所述开关模块的另一侧连接，用于在预充电步骤中对该自偏置模块与所述开关模块之间的节点的电压进行钳位；

55、交叉耦合模块，该交叉耦合模块的一侧与所述自偏置模块的另一侧连接，用于通过正反馈将预充电步骤中形成的电流差值进行放大以转化为比较电压；

56、预充电模块，该预充电模块与所述交叉耦合模块的另一侧连接，用于对所述rram读取电路进行预充电；以及

57、输出模块，该输出模块与所述交叉耦合模块的另一侧连接，用于对由所述交叉耦合模块放大得到的比较电压进行比较，并输出比较结果，

58、所述rram读取电路在进行读取时执行如下步骤：

59、放电步骤，该放电步骤用于使所述输出模块与所述交叉耦合模块之间的节点以及所述自偏置模块中的钳位节点进行放电；

60、预充电步骤，该预充电步骤用于使所述输出模块与所述交叉耦合模块之间的节点充电至电源电压，且使所述自偏置模块中的所述钳位节点充电至钳位电压；以及

61、比较步骤，该比较步骤用于通过正反馈将预充电步骤中形成的电流差值进行放大以转化为比较电压，且对由所述交叉耦合模块放大得到的比较电压进行比较，并输出比较结果。

62、发明效果

63、根据本发明的rram读取电路，读取rram阻值的过程主要分为预充电阶段和放大比较阶段这两个阶段，预充电阶段由于只存在mos晶体管的寄生电容，因此能快速形成稳定的il1、il2，并且除去比较器的功耗以外，本发明的rram读取电路的结构只有在预充电阶段会产生较低的电源功耗。此外，在放大比较阶段，由晶体管m4和晶体管m5组成的交叉耦合mos晶体管对会将电流信号通过正反馈转换为电压信号，可增大读取裕度，并且放大比较阶段的电流电压的正反馈转换加速了比较过程，从而可缩短读取时间，可增加rram读取数据的可靠性。

64、另外，由于参考电阻rref的阻值确定，本发明还可通过设置晶体管m1、m3、m5、m7的尺寸来规定预充电阶段的节点l5的电压大小，以自偏置钳位电压的方式来限制节点l1、节点l2的电压，从而可防止在rram上施加的电压过大而造成的误写。此外，由于读使能电压vread拉高之前节点l5的电压被放电至0v，因此不会出现钳位电压被抬高造成的误写问题。

65、此外，本发明的rram读取电路结构中，晶体管m8、m9、m10、m11只需完成开关功能，因此采用最小尺寸面积即可，并且由于没有运算跨导放大器，因此本发明的rram读取电路结构的占用面积较小。