半导体存储装置的制作方法

本发明的实施方式涉及半导体存储装置。

背景技术：

1、在半导体存储装置中，通过反复执行编程动作和校验动作来进行存储单元晶体管的写入动作。

技术实现思路

1、根据所公开的实施方式，提供能够更高速地进行写入动作的半导体存储装置。

2、实施方式的半导体存储装置具备存储串、多个字线、感测放大器单元以及控制电路。存储串具有连接到位线的第一选择晶体管、连接到源极线的第二选择晶体管、串联连接在第一选择晶体管与第二选择晶体管之间的多个存储单元晶体管。多个字线分别与多个存储单元晶体管的栅极连接。感测放大器单元连接到位线。控制电路控制多个字线、位线以及源极线的电压。感测放大器单元具有：锁存电路，其对向存储单元晶体管写入的数据进行保持；以及感测放大器部，其能够根据保持在锁存电路中的数据对位线施加电压。控制电路在对作为存储单元晶体管中的一个存储单元晶体管的第一存储单元晶体管执行写入动作时，执行第一脉冲施加动作，执行预充电动作，执行第二脉冲施加动作。在第一脉冲施加动作中，在使第一选择晶体管导通并使第二选择晶体管关断的状态下，对多个字线中与第一存储单元晶体管对应的第一字线施加第一电压，并对位线施加比第一电压低的第二电压，从而使第一存储单元晶体管的阈值电压降低。在预充电动作中，在执行第一脉冲施加动作后使第一选择晶体管及第二选择晶体管导通的状态下，通过向第一字线施加比第一电压低的第三电压，向源极线施加比第三电压高的第四电压，来对位线进行充电。在第二脉冲施加动作中，在执行预充电动作后，在通过感测放大器部使位线成为浮置状态、使第一选择晶体管导通并使第二选择晶体管关断的状态下，向第一字线施加第一电压。

技术特征：

1.一种半导体存储装置，具备：

2.根据权利要求1所述的半导体存储装置，其中，

3.根据权利要求2所述的半导体存储装置，其中，

4.根据权利要求3所述的半导体存储装置，其中，

5.根据权利要求4所述的半导体存储装置，其中，

6.根据权利要求1所述的半导体存储装置，其中，

7.根据权利要求6所述的半导体存储装置，其中，

8.根据权利要求1所述的半导体存储装置，其中，

9.根据权利要求1所述的半导体存储装置，其中，

10.根据权利要求1所述的半导体存储装置，其中，

技术总结本申请提供能够更高速地进行写入动作的半导体存储装置。控制电路在对存储单元晶体管执行写入动作时执行第一脉冲施加动作，执行预充电动作，执行第二脉冲施加动作。在第一脉冲施加动作中，使第一存储单元晶体管(sMT)的阈值电压降低。在预充电动作中，在使选择晶体管(ST1、T2、ST3)导通的状态下，通过对第一字线(sWL)施加第三电压(Vss)，对源极线(SL)施加第四电压(Vdd)，来对位线进行充电。在第二脉冲施加动作中，在使第一选择晶体管(ST1)导通并使第二选择晶体管(ST2、ST3)关断的状态下，对第一字线(sWL)施加第一电压(Vpgm)。技术研发人员：坂口奈津希,前田高志,船附里英子,滋贺秀裕受保护的技术使用者：铠侠股份有限公司技术研发日：技术公布日：2024/3/24