半导体装置的制作方法

本公开涉及一种半导体装置。

背景技术：

1、半导体装置可以是能够储存数据和读取所储存的数据的装置，并且可以包括存储器单元阵列和外围电路，存储数据的存储器单元定位在存储器单元阵列中，外围电路连接到存储器单元以写入数据或读取数据。存储器单元可以通过字线和位线连接到外围电路，外围电路可以激活字线之中的被选择的字线以对连接到被选择的字线的存储器单元执行编程操作和读取操作等。随着半导体装置的集成度增加，字线之间的距离会趋于减小，连接到外围的未选择的字线的存储器单元会在激活被选择的字线的操作中受到影响。

技术实现思路

1、本公开的方面提供一种半导体装置，其通过使连接到未选择的字线而非被选择的字线的存储器单元的数据丢失最小化而具有改善的可靠性。

2、根据本公开的方面，提供一种半导体装置，该半导体装置包括：存储器单元阵列，包括电连接到多条字线和多条位线的多个存储器单元；字线驱动电路，包括电连接到所述多条字线的多个子字线解码器；以及控制逻辑，被构造为确定所述多条字线之中的被选择的字线和未选择的字线，并且被构造为控制字线驱动电路，使得所述未选择的字线中的与所述被选择的字线相邻的至少一条字线在所述被选择的字线的电压返回到初始电平的时间段中的至少一部分时间段期间被浮置。

3、根据本公开的方面，提供一种半导体装置，该半导体装置包括：存储器单元阵列，包括电连接到多条字线和多条位线的多个存储器单元；字线驱动电路，包括电连接到所述多条字线的多个子字线解码器；以及控制逻辑，被构造为确定所述多条字线之中的被选择的字线和未选择的字线。所述多个子字线解码器中的每个可以包括：多个开关元件，电连接到所述多条字线中的相应一条字线；以及浮置元件，电连接在供应初始电平处的电压的参考节点与所述多个开关元件中的至少一部分开关元件之间。在所述被选择的字线的电压从有效电平减小到初始电平的预充电时间段中的至少一部分时间段期间，控制逻辑可以被构造为将具有使浮置元件截止的电压的浮置控制信号输入到浮置元件中。

4、根据本公开的方面，提供一种半导体装置，该半导体装置包括：存储器单元阵列，包括电连接到多条字线和多条位线的多个存储器单元；以及外围电路，被构造为控制存储器单元阵列。外围电路可以被构造为：在所述多条字线之中的被选择的字线的电压保持在有效电平时，通过所述多条位线之中的被选择的位线，针对所述多个存储器单元之中的被选择的存储器单元执行控制操作，并且在所述被选择的字线的电压从有效电平减小到初始电平的时间段中的至少一部分时间段期间，将所述多条字线之中的与所述被选择的字线相邻的至少一条未选择的字线的电压设定为低于初始电平的电平。

5、根据本公开的示例实施例，可以通过激活被选择的字线而对被选择的存储器单元执行控制操作，并且可以使与被选择的字线相邻的至少一条未选择的字线在被选择的字线的电压从有效电平减小到初始电平时浮置。因此，未选择的字线的电压可以减小到低于初始电平的电平，然后可以返回到初始电平，并且与未选择的字线连接的未选择的存储器单元的数据丢失可以被最小化，从而改善半导体装置的可靠性。

6、本公开的各种和有益的优点和效果不限于以上描述，并且在描述本公开的具体示例实施例的过程中将更容易理解。

技术特征：

1.一种半导体装置，所述半导体装置包括：

2.根据权利要求1所述的半导体装置，所述半导体装置还包括：

3.根据权利要求2所述的半导体装置，其中，所述有效电平高于所述初始电平。

4.根据权利要求2所述的半导体装置，其中，所述控制逻辑还被构造为控制所述字线驱动电路，使得在所述被选择的字线的所述电压从所述初始电平增大到所述有效电平的时间段期间，以及在所述被选择的字线的所述电压保持在所述有效电平的时间段期间，所述未选择的字线中的所述至少一条字线的电压被设定为所述初始电平。

5.根据权利要求2所述的半导体装置，其中，所述控制逻辑还被构造为控制所述字线驱动电路，使得在所述被选择的字线的所述电压保持在所述有效电平的时间段中的至少一部分时间段期间，所述未选择的字线中的所述至少一条字线被浮置。

6.根据权利要求2所述的半导体装置，其中，所述控制逻辑还被构造为控制所述字线驱动电路，使得在所述被选择的字线的所述电压从所述有效电平返回到所述初始电平的时间段中的至少一部分时间段期间，所述未选择的字线中的所述至少一条字线被浮置。

7.根据权利要求1所述的半导体装置，其中，所述控制逻辑还被构造为将所述未选择的字线中的除了所述未选择的字线中的所述至少一条字线之外的剩余字线的各自电压设定为所述初始电平。

8.根据权利要求1所述的半导体装置，其中，所述控制逻辑还被构造为控制所述字线驱动电路，使得所述未选择的字线中的所述至少一条字线被浮置，直到在所述被选择的字线的所述电压返回到所述初始电平之后经过预定时间段为止。

9.根据权利要求1所述的半导体装置，其中，所述被选择的字线的电压变化范围大于所述未选择的字线中的所述至少一条字线的电压变化范围。

10.根据权利要求1所述的半导体装置，其中，在所述被选择的字线的所述电压返回到所述初始电平的所述时间段中的至少一部分时间段期间，所述未选择的字线中的所述至少一条字线的电压减小到低于所述初始电平的电平。

11.一种半导体装置，所述半导体装置包括：

12.根据权利要求11所述的半导体装置，其中，所述浮置元件是nmos晶体管，并且

13.根据权利要求11所述的半导体装置，其中，所述多个开关元件包括第一开关元件以及第二开关元件和第三开关元件，所述第一开关元件电连接在供应驱动信号的驱动节点与所述多条字线中的所述相应一条字线之间，并且所述第二开关元件和所述第三开关元件彼此并联电连接在所述多条字线中的所述相应一条字线与所述浮置元件之间。

14.根据权利要求13所述的半导体装置，其中，所述第一开关元件是pmos晶体管，并且

15.根据权利要求13所述的半导体装置，其中，所述控制逻辑还被构造为：

16.根据权利要求15所述的半导体装置，其中，所述浮置控制信号不同于所述第一控制信号和所述第二控制信号。

17.根据权利要求11所述的半导体装置，其中，所述控制逻辑还被构造为在所述预充电时间段中的至少一部分时间段期间将所述浮置控制信号的所述电压设定为所述初始电平。

18.根据权利要求11所述的半导体装置，其中，所述控制逻辑还被构造为在所述预充电时间段中的至少一部分时间段期间将所述浮置控制信号的所述电压设定为高于所述初始电平的电压。

19.一种半导体装置，所述半导体装置包括：

20.根据权利要求19所述的半导体装置，其中，在所述被选择的字线的所述电压从所述有效电平减小到所述初始电平的所述时间段中的至少所述一部分时间段期间，所述至少一条未选择的字线的所述电压从所述初始电平减小到低于所述初始电平的浮置电平，

技术总结提供一种半导体装置。所述半导体装置包括：存储器单元阵列，包括电连接到多条字线和多条位线的多个存储器单元；字线驱动电路，包括电连接到所述多条字线的多个子字线解码器；以及控制逻辑，被构造为确定所述多条字线之中的被选择的字线和未选择的字线，并且被构造为控制所述字线驱动电路，使得所述未选择的字线中的与所述被选择的字线相邻的至少一条字线在所述被选择的字线的电压返回到初始电平的时间段中的至少一部分时间段期间被浮置。技术研发人员：赵诚珍,姜奎彰,朴乾雨,申东学受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/3/17