存储器控制电路和刷新方法与流程

本发明大体上涉及存储器控制电路和刷新方法，且更确切地说，涉及用于动态随机存取存储器(dynamic random access memory；dram)阵列的存储器控制电路和刷新方法。

背景技术：

1、通过电子装置工程设计联合协会(joint electron device engineeringcouncil；jedec)的标准，仅在指定模式下允许动态随机存取存储器(dram)装置的至少一个刷新操作。这意味着当dram装置在没有设定对应于刷新操作的模式寄存器的情况下操作刷新操作时，dram装置操作异常。此外，dram装置通常例如具有254个模式寄存器。用户绝对并不熟悉每一模式寄存器。用户可能错过设定对应于刷新操作的模式寄存器。

技术实现思路

1、本发明提供一种用于动态随机存取存储器(dram)阵列的存储器控制电路和刷新方法，其能够自动设定对应于刷新命令的目标模式寄存器。

2、本发明提供一种用于dram阵列的存储器控制电路。存储器控制电路包含模式寄存器电路、命令解码器以及刷新电路。模式寄存器电路包含多个模式寄存器。命令解码器耦接到模式寄存器电路。命令解码器接收刷新命令且将所述多个模式寄存器中对应于刷新命令的目标模式寄存器的旗标设定为设定值。刷新电路耦接到模式寄存器电路和命令解码器。刷新电路响应于通过命令解码器的刷新命令和目标模式寄存器的旗标的设定值而刷新dram阵列。

3、本发明提供一种用于dram阵列的刷新方法。刷新方法包含：由命令解码器接收刷新命令；由命令解码器将模式寄存器电路的多个模式寄存器中对应于刷新命令的目标模式寄存器的旗标设定为设定值；以及由刷新电路响应于通过命令解码器的刷新命令和目标模式寄存器的旗标的设定值而刷新dram阵列。

4、基于以上描述，命令解码器接收刷新命令且将对应于所接收的刷新命令的目标模式寄存器的旗标设定为设定值。因此，响应于所接收的刷新命令而自动设定目标模式寄存器的旗标。异常刷新操作的风险能够被降低。

5、为使前述内容更容易理解，如下详细描述伴有附图的若干实施例。

技术特征：

1.一种用于动态随机存取存储器阵列的存储器控制电路，包括：

2.根据权利要求1所述的存储器控制电路，其中所述命令解码器解码所述刷新命令以根据所述刷新命令产生设定信号，且将所述刷新命令传输到所述刷新电路。

3.根据权利要求2所述的存储器控制电路，其中所述命令解码器包括：

4.根据权利要求2所述的存储器控制电路，其中所述命令解码器包括：

5.根据权利要求2所述的存储器控制电路，其中所述命令解码器识别所述刷新命令以获得刷新模式且产生所述设定信号的地址数据，其中所述地址数据对应于所述目标模式寄存器。

6.根据权利要求1所述的存储器控制电路，其中由所述命令解码器将所述旗标设定为所述设定值所需的时间长度比模式寄存器命令延迟的循环时间短。

7.根据权利要求1所述的存储器控制电路，其中当所述刷新命令为相同库刷新命令时，所述命令解码器将对应于所述相同库刷新命令的所述目标模式寄存器的所述旗标设定为所述设定值，使得所述存储器控制电路以细粒度刷新模式操作。

8.一种用于动态随机存取存储器阵列的刷新方法，包括：

9.根据权利要求8所述的刷新方法，更包括：

10.根据权利要求9所述的刷新方法，其中根据所述刷新命令产生所述设定信号包括：

11.根据权利要求9所述的刷新方法，其中根据所述刷新命令产生所述设定信号包括：

12.根据权利要求8所述的刷新方法，其中将所述旗标设定为所述设定值所需的时间长度比模式寄存器命令延迟的循环时间短。

13.根据权利要求8所述的刷新方法，其中将所述目标模式寄存器的所述旗标设定为所述设定值包括：

技术总结本发明提供一种用于动态随机存取存储器(DRAM)阵列的存储器控制电路和刷新方法。存储器控制电路包括模式寄存器电路、命令解码器以及刷新电路。模式寄存器电路包括多个模式寄存器。命令解码器接收刷新命令且将多个模式寄存器中对应于刷新命令的目标模式寄存器的旗标设定为设定值。刷新电路响应于通过命令解码器的刷新命令和目标模式寄存器的旗标的设定值而刷新动态随机存取存储器阵列。技术研发人员：杨书伟受保护的技术使用者：南亚科技股份有限公司技术研发日：技术公布日：2024/3/17