存储器及其操作方法、存储器系统与流程

本公开涉及半导体，尤其涉及一种存储器及其操作方法、存储器系统。

背景技术：

1、存储器是现代信息技术中用于保存信息的记忆设备。作为一种典型的非易失性半导体存储器，nand(not-and，与非型)闪存器由于具有较高的存储密度、可控的生产成本、合适的编擦速度及保持特性，已经成为存储市场中的主流产品。

2、随着对存储器要求的不断提高，如何减小存储器的面积成为本领域现阶段亟需解决的技术问题之一。

技术实现思路

1、根据本公开实施例的第一方面，提供了一种存储器，所述存储器包括存储单元阵列以及与所述存储单元阵列耦接的外围电路；

2、所述存储单元阵列包括多个存储面；

3、所述外围电路包括：与所述多个存储面对应的多个选中电压选择电路、与每一存储面分别对应的多个全局字线电压选择电路、与每一存储面分别对应的多个本地字线电压选择电路；

4、所述选中电压选择电路用于从多个选中电压中选择一个电压输出至全局字线电压选择电路；所述全局字线电压选择电路用于从未选中电压以及从选中电压选择电路中输出的电压中选择一个电压输出至本地字线电压选择电路；

5、在编程操作时，所述多个存储面共用所述多个选中电压选择电路；在读取操作时，每个存储面分别利用所述多个选中电压选择电路中的部分选中电压选择电路进行电压选择。

6、上述方案中，在编程操作时，多个存储面对应的选中电压的数量为a，多个存储面对应的所述选中电压选择电路的数量至少为a；在读取操作时，每个存储面对应的选中电压的数量为b，每个存储面对应的选中电压选择电路的数量至少为b；

7、所述存储面的的数量为c，a、b、c的关系为：a≥b*c；其中，所述a、b均为大于0的正整数，所述c为大于1的正整数。

8、上述方案中，所述外围电路还包括：与所述全局字线电压选择电路一一对应的多条全局字线；

9、在编程操作时，多个存储面对应的所述选中电压选择电路的数量为a，每个存储面上相邻的a条全局字线对应不同的选中电压选择电路；

10、在读取操作时，不同存储面上的全局字线对应不同的选中电压选择电路，每个存储面对应的选中电压选择电路的数量为b，每个存储面上相邻的b个全局字线对应不同的选中电压选择电路。

11、上述方案中，所述外围电路还包括：与所述多个存储面对应的多个未选中电压选择电路；每个未选中电压选择电路对应一个存储面上的多个本地字线电压选择电路，每个本地字线电压选择电路均对应一个未选中电压选择电路；

12、每个所述未选中电压选择电路用于从至少一个未选中电压中选择一个电压输出至本地字线电压选择电路；

13、在编程操作时，所述多个存储面共用所述多个未选中电压选择电路；在读取操作时，每个存储面分别利用所述多个未选中电压选择电路中的部分未选中电压选择电路进行电压选择。

14、上述方案中，在编程操作时，多个存储面对应的未选中电压的数量为d，多个存储面对应的未选中电压选择电路的数量至少为d；在读取操作时，每个存储面对应的未选中电压的数量为e，每个存储面对应的未选中电压选择电路的数量至少为e；

15、所述存储面的数量为c，c、d、e的关系为：d≥e*c；其中，所述d、e均为大于0的正整数，所述c为大于1的正整数。

16、上述方案中，每一所述存储面包括多条字线；

17、所述外围电路还包括：与全局字线电压选择电路一一对应的多条全局字线、与所述本地字线电压选择电路一一对应的多条本地字线；其中，每条所述全局字线对应多条所述本地字线；每条本地字线均对应一条全局字线，每条本地字线均对应一条字线；

18、所述全局字线电压选择电路通过所述全局字线将电压输出至本地字线电压选择电路；所述本地字线电压选择电路通过所述本地字线将电压输出至对应的字线。

19、上述方案中，所述选中电压选择电路、全局字线电压选择电路、本地字线电压选择电路及未选中电压选择电路均包括多路选择器。

20、根据本公开实施例的第二方面，提供了一种存储器系统，包括：

21、一个或多个如上述方案中任一方案所述的存储器；以及

22、存储器控制器，其与所述存储器耦接并控制所述存储器。

23、上述方案中，所述存储器系统包括存储卡或固态硬盘。

24、根据本公开实施例的第三方面，提供了一种存储器的操作方法，所述存储器包括存储单元阵列以及与所述存储单元阵列耦接的外围电路；

25、所述存储单元阵列包括多个存储面；

26、所述外围电路包括：与所述多个存储面对应的多个选中电压选择电路、与每一存储面分别对应的多个全局字线电压选择电路、与每一存储面分别对应的多个本地字线电压选择电路；

27、所述选中电压选择电路用于从多个选中电压中选择一个电压输出至全局字线电压选择电路；所述全局字线电压选择电路用于从未选中电压以及从选中电压选择电路中输出的电压中选择一个电压输出至本地字线电压选择电路；

28、所述方法包括：

29、接收第一指令，所述第一指令指示对所述多个存储面同时执行编程操作；

30、响应于所述第一指令，将所述多个选中电压选择电路输出的多个不同的电压均施加在每个存储面上；

31、接收第二指令，所述第二指令指示对所述多个存储面执行读取操作；

32、响应于所述第二指令，将所述多个选中电压选择电路输出的多个不同的电压中的部分电压分别施加在不同的存储面上。

33、上述方案中，在对所述多个存储面同时执行编程操作的过程中，多个存储面对应的选中电压的数量为a，多个存储面对应的所述选中电压选择电路的数量至少为a；在对所述多个存储面执行读取操作的过程中，每个存储面对应的选中电压的数量为b，每个存储面对应的选中电压选择电路的数量至少为b；

34、所述存储面的的数量为c，a、b、c的关系为：a≥b*c；其中，所述a、b均为大于0的正整数，所述c为大于1的正整数。

35、上述方案中，所述外围电路还包括：与所述全局字线电压选择电路一一对应的多条全局字线；

36、在对所述多个存储面同时执行编程操作的过程中，多个存储面对应的所述选中电压选择电路的数量为a，每个存储面上相邻的a条全局字线对应不同的选中电压选择电路；

37、在对所述多个存储面执行读取操作的过程中，不同存储面上的全局字线对应不同的选中电压选择电路，每个存储面对应的选中电压选择电路的数量为b，每个存储面上相邻的b个全局字线对应不同的选中电压选择电路。

38、上述方案中，所述外围电路还包括：与所述多个存储面对应的多个未选中电压选择电路；每个未选中电压选择电路对应一个存储面上的多个本地字线电压选择电路，每个本地字线电压选择电路均对应一个未选中电压选择电路；

39、每个所述未选中电压选择电路用于从至少一个未选中电压中选择一个电压输出至本地字线电压选择电路；

40、所述方法还包括：

41、响应于所述第一指令，将所述多个未选中电压选择电路输出的多个不同的未选中电压均施加在每个存储面上；

42、响应于所述第二指令，将所述多个未选中电压选择电路输出的多个不同的电压中的部分电压分别施加在不同的存储面上。

43、上述方案中，在编程操作时，多个存储面对应的未选中电压的数量为d，多个存储面对应的未选中电压选择电路的数量至少为d；在读取操作时，每个存储面对应的未选中电压的数量为e，每个存储面对应的未选中电压选择电路的数量至少为e；

44、所述存储面的数量为c，c、d、e的关系为：d≥e*c；其中，所述d、e均为大于0的正整数，所述c为大于1的正整数。

45、上述方案中，每一所述存储面包括多条字线；

46、所述外围电路还包括：与全局字线电压选择电路一一对应的多条全局字线、与所述本地字线电压选择电路一一对应的多条本地字线；其中，每条所述全局字线对应多条所述本地字线；每条本地字线均对应一条全局字线，每条本地字线均对应一条字线；

47、所述全局字线电压选择电路通过所述全局字线将电压输出至本地字线电压选择电路；所述本地字线电压选择电路通过所述本地字线将电压输出至对应的字线。

48、上述方案中，在对所述多个存储面执行读取操作的过程中，采用异步多面独立读取(ampi，asynchronous multi plane independent)方法对所述多个存储面进行读取操作。

49、本公开实施例提供了一种存储器及其操作方法、存储器系统，所述存储器包括存储单元阵列以及与所述存储单元阵列耦接的外围电路；所述存储单元阵列包括多个存储面；所述外围电路包括：与所述多个存储面对应的多个选中电压选择电路、与每一存储面分别对应的多个全局字线电压选择电路、与每一存储面分别对应的多个本地字线电压选择电路；所述选中电压选择电路用于从多个选中电压中选择一个电压输出至全局字线电压选择电路；所述全局字线电压选择电路用于从未选中电压以及从选中电压选择电路中输出的电压中选择一个电压输出至本地字线电压选择电路；在编程操作时，所述多个存储面共用所述多个选中电压选择电路；在读取操作时，每个存储面利用所述多个选中电压选择电路中的部分选中电压选择电路进行电压选择。本公开实施例中，编程操作时，多个存储面共用多个选中电压选择电路，而在读取操作时，每个存储面利用编程操作时所用的多个选中电压选择电路中的部分选中电压选择电路进行电压选择，也就是说，本公开实施例中编程操作和读取操作是共用选中电压选择电路的，这样使得不必额外增设读取操作时所需要的选中电压选择电路，使得总的选中电压选择电路的数量较少，从而使得能够减小存储器的面积，利于存储器的小型化。