存储单元的故障检测电路及方法、功能芯片与流程

本申请涉及故障检测领域，例如涉及一种存储单元的故障检测电路及方法、功能芯片。

背景技术：

1、相关技术中，功能芯片的易失性存储单元(ram，random access memory)在运行阶段，一般采用ecc校验机制对存储数据进行校验。但在存在连续报错情况时，ecc校验机制无法对易失性存储单元中的多处故障地址进行分析定位，且还会造成多比特无法检测出故障地址的情况。

2、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

2、本公开实施例提供了一种存储单元的故障检测电路及方法、功能芯片，在存在连续报错情况时，可以实现对易失性存储单元中的多处故障地址进行分析定位，可以检测出多比特无法检测出的故障地址。

3、在一些实施例中，存储单元的故障检测电路，包括：第一检测电路，与存储单元连接，用于在存储单元运行阶段，对存储单元进行奇偶校验和/或ecc校验；第二检测电路，与存储单元或者第一检测电路连接，用于在存在连续报错的情况下，对存储单元进行mbist校验；控制模块，与第一检测电路和第二检测电路连接，用于控制第一检测电路和第二检测电路与存储单元的连通关系，以及接收奇偶校验结果、ecc校验结果和mbist校验结果，并根据奇偶校验结果、ecc校验结果和mbist校验结果确定存储单元的故障区域。

4、可选地，第一检测电路包括：奇偶校验电路，与存储单元连接，用于对存储单元进行奇偶校验；和/或，ecc校验电路，与存储单元连接，用于对存储单元进行ecc校验。

5、可选地，奇偶校验电路包括：第一生成电路、第一校验电路和第一门电路；第一生成电路的输入端通过第一门电路与控制模块连接，输出端与存储单元的输入端连接；第一校验电路的输入端与存储单元的输出端连接，输出端与控制模块连接；第一生成电路用于生成第一输入校验码，并基于第一输入校验码对存储单元进行校验；第一校验电路用于接收对存储单元进行校验后生成的第一输出校验码，并比较第一输入校验码和第一输出校验码确定奇偶校验结果；ecc校验电路包括：第二生成电路、第二校验电路和第二门电路；第二生成电路的输入端通过第二门电路与控制模块连接，输出端与存储单元的输入端连接；第二校验电路的输入端与存储单元的输出端连接，输出端与控制模块连接；第二生成电路用于生成第二输入校验码，并基于第二输入校验码对存储单元进行校验；第二校验电路用于接收对存储单元进行校验后生成的第二输出校验码，并比较第二输入校验码和第二输出校验码确定ecc校验结果。

6、可选地，存储单元的故障检测电路，还包括：报警电路，与第一检测电路的输出端连接，用于根据奇偶校验结果和/或ecc校验结果输出报警信号。

7、可选地，存储单元的故障检测电路，还包括：记录模块，与控制模块以及第一检测电路的输出端连接，用于根据奇偶校验结果和/或ecc校验结果，记录存储单元中的故障地址。

8、在一些实施例中，存储单元的故障检测方法，应用于如上述的存储单元的故障检测电路，故障检测方法包括：在存储单元运行阶段，连通第一检测电路，对存储单元进行奇偶校验和/或ecc校验；在存在连续报错的情况下，连通第二检测电路，对存储单元进行mbist校验；根据mbist校验结果、ecc校验结果和奇偶校验结果确定存储单元内部的故障区域。

9、可选地，根据mbist校验结果、ecc校验结果和奇偶校验结果确定存储单元内部的故障区域，包括：根据奇偶校验结果和/或ecc校验结果，确定存储单元中存在故障的起始地址位；根据mbist校验结果确认存储单元中存在故障的地址位数量；根据起始地址位和地址位数量确定存储单元内部的故障区域。

10、可选地，故障检测方法还包括：在存储单元上电阶段，连通第二检测电路，对存储单元进行mbist校验。

11、在一些实施例中，功能芯片，包括：芯片本体；存储单元，安装于芯片本体；如上述的存储单元的故障检测电路，与存储单元连接，且安装于芯片本体。

12、本公开实施例提供的存储单元的故障检测电路及方法、功能芯片，可以实现以下技术效果：

13、本公开实施例中，在存储单元的故障检测电路中设置有第一检测电路、第二检测电路和控制模块。第一检测电路可以用于对存储单元进行奇偶校验和/或ecc校验，第二检测电路可以用于对存储单元进行mbist校验。具体地，在存储单元运行阶段，首先通过第一检测电路对存储单元进行奇偶校验和/或ecc校验，如果出现连续报错的情况，则会连通第二检测电路对存储单元进行mbist校验。由于根据奇偶校验结果和/或ecc校验结果可以分析确定出存储单元内出现故障的起始地址位，根据mbist校验结果可以分析确定出存储单元内出现故障的地址位数量。所以，本公开实施例在存在连续报错情况时，可以实现对易失性存储单元中的多处故障地址进行分析定位，确定出存储单元内的故障区域。这样，后续使用此存储单元时，可以避免在故障区域内进行读写数据，提高了存储单元应用的可靠性。

14、此外，由于mbist校验是对存储单元内全部的地址位进行扫描校验，所以，本公开实施例可以检测出多比特无法检测出的故障地址。

15、以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

技术特征：

1.一种存储单元的故障检测电路，其特征在于，包括：

2.根据权利要求1所述的故障检测电路，其特征在于，第一检测电路包括：

3.根据权利要求2所述的故障检测电路，其特征在于，

4.根据权利要求3所述的故障检测电路，其特征在于，第二生成电路与第一生成电路连接，第二校验电路与第一校验电路连接；

5.根据权利要求1至4中任一项所述的故障检测电路，其特征在于，还包括：

6.根据权利要求1至4中任一项所述的故障检测电路，其特征在于，还包括：

7.一种存储单元的故障检测方法，应用于如权利要求1至6中任一项所述的存储单元的故障检测电路，其特征在于，包括：

8.根据权利要求7所述的故障检测方法，其特征在于，根据mbist校验结果、ecc校验结果和奇偶校验结果确定存储单元内部的故障区域，包括：

9.根据权利要求7或8所述的故障检测方法，其特征在于，还包括：

10.一种功能芯片，其特征在于，包括：

技术总结本申请涉及故障检测领域，公开了一种存储单元的故障检测电路及方法、功能芯片，故障检测电路包括：第一检测电路，与存储单元连接，用于在存储单元运行阶段，对存储单元进行奇偶校验和/或ECC校验；第二检测电路，与存储单元或者第一检测电路连接，用于在存在连续报错的情况下，对存储单元进行MBIST校验；控制模块，与第一检测电路和第二检测电路连接，用于控制第一检测电路和第二检测电路与存储单元的连通关系，以及接收奇偶校验结果、ECC校验结果和MBIST校验结果，并根据奇偶校验结果、ECC校验结果和MBIST校验结果确定存储单元的故障区域。这样，可以避免在故障区域内进行读写数据，提高了存储单元应用的可靠性。技术研发人员：侯召轩,乔瑛,张祥受保护的技术使用者：紫光同芯微电子有限公司技术研发日：技术公布日：2024/3/17