模式寄存器设置编码的生成电路、方法及存储器与流程

本公开涉及电路设计，涉及但不限于一种模式寄存器设置编码的生成电路、方法、设置模式寄存器的电路、方法和存储器。

背景技术：

1、相关技术中，模式寄存器设置(mode register setting，mrs)编码的生成电路可以分为两种，一种是模式寄存器设置编码的生成电路中对应于不同数据线的任意两个子电路的电路结构相同，这种情况下，地址总线的数量需要加倍，从而导致布局工作量和面积增大；另一种是模式寄存器设置编码的生成电路中对应于不同数据线的任意两个子电路的电路结构不相同，这样虽然可以节省地址总线的数量，但是需要对每个子电路进行不同的设计，这意味着布局时必须以不同的方式绘制每个子电路，这将花费更多的布局设计时间。

技术实现思路

1、本公开实施例提供一种模式寄存器设置编码的生成电路、方法、设置模式寄存器的电路、方法和存储器。

2、一方面，本公开实施例提供一种模式寄存器设置编码的生成电路，所述电路包括：至少一个编码生成模块，每一所述编码生成模块包括m个第一输入端、m个第二输入端和m个输出端；其中，每一所述编码生成模块分别对应于存储器的数据总线中的一条数据线；所述m个第一输入端用于输入所述存储器的地址总线传输的m位地址信号；所述m个第二输入端用于输入m位控制信号，所述m为大于0的整数；所述编码生成模块用于基于所述m位地址信号和所述m位控制信号，生成并从所述m个输出端输出所述编码生成模块对应的数据线的m位模式寄存器设置编码。

3、在一些实施例中，每一所述编码生成模块包括m个编码生成单元；其中，第i个编码生成单元，用于对第i个所述第一输入端输入的地址信号位和第i个所述第二输入端输入的控制信号位进行同或处理，生成所述模式寄存器设置编码中的第i位编码信号位；所述i为大于等于1且小于等于m的整数。

4、在一些实施例中，每一所述编码生成单元包括异或门以及与所述异或门的输出端连接的反相器；所述异或门用于对所述地址信号位和对应的所述控制信号位进行异或运算，得到输出信号，所述反相器用于对所述输出信号进行反相，得到所述模式寄存器设置编码中的一位编码信号位；或，每一所述编码生成单元包括同或门；所述同或门用于对所述地址信号位和对应的所述控制信号位进行同或运算，得到所述模式寄存器设置编码中的一位编码信号位。

5、在一些实施例中，所述至少一个编码生成模块中任意两个所述编码生成模块结构相同。

6、在一些实施例中，所述电路还包括：控制信号生成模块，用于为每一所述编码生成模块生成与所述编码生成模块对应的数据线匹配的m位控制信号，并将每一所述m位控制信号传输至对应的编码生成模块的m个第二输入端。

7、在一些实施例中，所述控制信号生成模块，还用于控制m个所述第二输入端与第一信号源或第二信号源的连通，以生成m位所述控制信号；其中，所述第一信号源的电平大于所述第二信号源的电平。

8、在一些实施例中，第j个编码生成模块中的m个所述第一输入端输入的m位地址信号和第k个编码生成模块中的m个所述第一输入端输入的m位地址信号相同，第j个编码生成模块中的m个所述第二输入端输入的m位控制信号和第k个编码生成模块中的m个所述第二输入端输入的m位控制信号不同；其中，所述j和所述k不相等，所述j和所述k均为大于等于1且小于等于m的整数。

9、另一方面，本公开实施例提供一种模式寄存器设置编码的生成方法，所述方法包括：接收从存储器的地址总线传输至m个第一输入端的m位地址信号和从m个第二输入端输入的m位控制信号；基于所述m位地址信号和所述m位控制信号，生成对应所述存储器的数据总线中的一条数据线的m位模式寄存器设置编码；其中，所述m为大于0的整数。

10、在一些实施例中，基于所述m位地址信号和所述m位控制信号，生成对应所述存储器的数据总线中的一条数据线的m位模式寄存器设置编码，包括：

11、利用第i个编码生成单元，对第i个第一输入端输入的地址信号位和第i个第二输入端输入的控制信号位进行同或处理，生成模式寄存器设置编码中的第i位编码信号位，以生成所述m位的模式寄存器设置编码；其中，所述i为大于等于1且小于等于m的整数。

12、在一些实施例中，利用第i个编码生成单元，对第i个第一输入端输入的地址信号位和第i个第二输入端输入的控制信号位进行同或处理，生成所述模式寄存器设置编码中的第i位编码信号位，包括：利用异或门对所述第i个第一输入端输入的地址信号位和第i个所述第二输入端输入的控制信号位进行异或运算，得到第i位输出信号；利用反相器对所述第i位输出信号进行反相，生成所述模式寄存器设置编码中的第i位编码信号位。

13、在一些实施例中，利用第i个编码生成单元，对第i个第一输入端输入的地址信号位和第i个第二输入端输入的控制信号位进行同或处理，生成所述模式寄存器设置编码中的第i位编码信号位，包括：利用同或门对所述第i个第一输入端输入的地址信号位和第i个所述第二输入端输入的控制信号位进行同或运算，生成所述模式寄存器设置编码中的第i位编码信号位。

14、在一些实施例中，所述方法还包括：接收控制信号生成模块生成的与所述数据线匹配的m位控制信号。

15、再一方面，本公开实施例提供一种设置模式寄存器的电路，所述电路包括上述任一实施例中的模式寄存器设置编码的生成电路、命令解码模块和设置模块；其中，所述模式寄存器设置编码的生成电路中的每一编码生成模块，用于基于第i个第一输入端输入的地址信号位和第i个第二输入端输入的控制信号位，生成并从第i个输出端输出第i位模式寄存器设置编码，以得到所述编码生成模块对应的数据线的m位模式寄存器设置编码；其中，所述i为大于等于1且小于等于m的整数；所述命令解码模块，用于接收至少一个命令信号，输出模式寄存器设置命令；所述设置模块，用于响应于所述模式寄存器设置命令，将每一所述编码生成模块输出的m位模式寄存器设置编码存储至所述编码生成模块对应的数据线的模式寄存器中，以将所述数据线设置为所述m位模式寄存器设置编码对应的模式。

16、再一方面，本公开实施例提供一种设置模式寄存器的方法，所述方法包括：通过上述任一实施例中的模式寄存器设置编码的生成电路中的每一编码生成模块，生成存储器的数据总线中与所述编码生成模块对应的数据线的m位模式寄存器设置编码；通过命令解码模块接收至少一个命令信号，输出模式寄存器设置命令；通过设置模块响应于所述模式寄存器设置命令，将每一所述编码生成模块输出的m位模式寄存器设置编码存储至所述编码生成模块对应的数据线的模式寄存器中，以将所述数据线设置为所述m位模式寄存器设置编码对应的模式。

17、又一方面，本公开实施例提供一种存储器，包括上述任一实施例中的模式寄存器设置编码的生成电路，或上述任一实施例中的设置模式寄存器的电路。

18、本公开实施例中，由于每一编码生成模块不仅包括m个第一输入端，还包括m个第二输入端，这样编码生成模块可以基于从m个第一输入端输入的m位地址信号和从m个第二输入端输入的m位控制信号，生成与编码生成模块对应的数据线的m位模式寄存器设置编码。如此一来，在不增加地址总线数量的情况下，通过控制从m个第二输入端输入的控制信号可以生成m位的模式寄存器设置编码，从而可以节省地址总线的数量，进而减少布局的工作量和布局面积。