针对基于模式的操作在存储器裸片与逻辑裸片之间的信号路由的制作方法

本公开大体上涉及存储器，且更特定来说，涉及用于在存储器裸片与逻辑裸片之间路由信号以用于执行基于模式的操作的与存储器装置相关联的设备及方法。

背景技术：

1、存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据且包含随机存取存储器(ram)、动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)等。非易失性存储器可通过在未被供电时保存所存储数据来提供持久数据且可包含nand快闪存储器、nor快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)及电阻可变存储器(例如相变随机存取存储器(pcram))、电阻性随机存取存储器(rram)及磁阻随机存取存储器(mram)等。

2、存储器还用作各种电子应用的易失性及非易失性数据存储装置，所述应用包含(但不限于)个人计算机、便携式记忆棒、数码相机、蜂窝电话、例如mp3播放器的便携式音乐播放器、电影播放器及其它电子装置中。存储器单元可布置成阵列，其中阵列用于存储器装置中。

技术实现思路

技术特征：

1.一种方法，其包括：

2.根据权利要求1所述的方法，其中所述逻辑裸片的所述模式用于识别所述多个操作的类型。

3.根据权利要求2所述的方法，其进一步包括基于所述多个操作的所述类型将所述结果提供到所述缓冲器。

4.根据权利要求2所述的方法，其进一步包括：基于所述多个操作的所述类型，将指示所述输入数据的所述信号存储到所述缓冲器及从所述lio线接收指示所述内核数据的所述信号。

5.根据权利要求1至4中任一权利要求所述的方法，其进一步包括经由所述接合将所述结果从所述缓冲器提供到所述存储器裸片。

6.根据权利要求1至4中任一权利要求所述的方法，其中执行所述多个操作进一步包括在所述多个vv单元处执行所述多个操作，且其中所述多个vv单元中的每一者并发地从所述缓冲器接收指示所述输入数据的所述信号。

7.根据权利要求1至4中任一权利要求所述的方法，其中所述输入数据包括少于或等于包括所述内核数据的位的不同数量的数量的位。

8.根据权利要求1至4中任一权利要求所述的方法，其中所述输入数据包括与所述内核数据的数个部分中的每一者相同数量的位。

9.一种设备，其包括：

10.根据权利要求9所述的设备，其中所述逻辑裸片进一步经配置以经由所述多个mux中的耦合到所述多个vv单元中的一vv单元的mux提供所述多个结果中属于所述vv单元的结果。

11.根据权利要求9所述的设备，其中来自所述多个vv单元中的每一vv单元耦合到来自所述多个mux中的不同mux且经配置以将输出提供到所述不同mux。

12.根据权利要求9所述的设备，其中所述逻辑裸片经配置以基于所述逻辑裸片的所述模式将指示所述输入数据的所述信号提供到所述多个vv单元中的每一者。

13.根据权利要求9所述的设备，其中所述逻辑裸片经配置以基于所述逻辑裸片的所述模式利用多个不同mux将指示所述输入数据的所述信号提供到所述多个vv单元中的每一者。

14.根据权利要求13所述的设备，其中所述多个不同mux中的每一者经配置以将所述输入数据的不同部分提供到所述多个vv单元中的每一者。

15.根据权利要求13所述的设备，其中所述多个不同mux的数量小于所述多个mux的数量。

16.根据权利要求13所述的设备，其中所述多个不同mux的数量小于所述vv单元的数量。

17.根据权利要求9至16中任一权利要求所述的设备，其中所述vv单元的数量等于所述多个mux的数量。

18.根据权利要求9至16中任一权利要求所述的设备，其中所述多个vv单元经配置以经由所述接合将所述多个操作的所述多个结果提供到所述lio线。

19.根据权利要求9至16中任一权利要求所述的设备，其中所述逻辑裸片经配置以经由通过所述晶片上晶片接合工艺产生的将所述lio线及所述gbus耦合到穿硅通路(tsv)的多个线接收指示所述内核数据的所述信号及指示所述输入数据的所述信号。

20.根据权利要求19所述的设备，其中所述多个vv单元进一步经配置以从所述tsv接收指示所述内核数据的所述信号及指示所述输入数据的所述信号。

21.根据权利要求9至16中任一权利要求所述的设备，其中所述多个vv单元中的每一者进一步经配置以经由耦合到所述不同区段的不同lio线经由从所述存储器裸片的存储体的不同区段接收指示所述输入数据的所述信号。

22.一种设备，其包括：

23.根据权利要求22所述的设备，其中所述vv单元进一步经配置以：

24.根据权利要求22至23中任一权利要求所述的设备，其中所述vv单元进一步经配置以利用使用所述第三模式配置的第一多个多路复用器(mux)将所述多个输出的所述部分提供到所述vv单元的所述部分。

25.根据权利要求24所述的设备，其中所述vv单元进一步经配置以利用使用所述第三模式配置的第二多个mux将所述多个输出提供到所述缓冲器。

26.根据权利要求25所述的设备，其中所述vv单元经配置以利用使用所述第一模式配置的所述第二多个mux将所述多个输出提供到所述缓冲器。

27.根据权利要求25所述的设备，其中所述vv单元经配置以利用使用所述第二模式配置的所述第二多个mux将所述多个输出提供到所述存储器裸片。

技术总结存储器装置包含接合到逻辑裸片的存储器裸片。经由晶片上晶片接合工艺接合到存储器裸片的逻辑裸片能够从所述存储器裸片的全局数据总线且通过所述逻辑裸片与存储器裸片的接合接收指示输入数据的信号。所述逻辑裸片还能够从所述存储器裸片的局部输入/输出(LIO)线且通过所述接合接收指示内核数据的信号。所述逻辑裸片能够利用指示输入数据的所述信号及指示内核数据的所述信号在多个向量‑向量(VV)单元处执行多个操作。所述VV单元的所述输入及所述输出能够基于所述逻辑裸片的模式进行配置。技术研发人员：A·T·扎伊迪,G·E·胡申,S·S·艾勒特,K·R·帕雷克受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/3/5