页数据复制、搬移及存取的装置的制作方法

本发明涉及内存管理，尤其涉及一种利用其低功率及宽数据存取特性的页数据复制、搬移及存取的装置。

背景技术：

1、传统半导体内存区块可用来储存数据，而内存区块设计的重要考虑因素之一为最大化频宽的数据存取。然而，现有技术的数据存取方式可能会发生一些问题。例如，可能需要在数据存取的预取(pre-fetch)数量、整体功耗、标准化存取能量效率及内存区块面积大小之间进行权衡。此外，在不显着增加内存区块面积的情况下，内存区块的传统单元阵列(cell array)架构可能已到达预取数量的限制。因此，需要一种新的数据存取架构及方法来解决这个问题。

技术实现思路

1、因此，本发明的目的是提供一以“页”为单位(或以整个位线上耦接的内存区块数据为单位)作数据复制、搬移及数据存取的装置，并利用其低功率数据存取的特性，以解决上述问题。

2、本发明实施例提供一种页数据复制、搬移及存取的装置，该装置包括：一内存单元阵列，划分为复数个内存区块，每一内存区块包括被分为多页的复数个内存单元，并且每一页的内存单元耦接一相应字线(word-line)，在耦接于一字线内存单元中的数据称为页数据(page-data)；复数个位线感测放大器/缓冲器，通过复数位线或位线对耦接至内存单元阵列，每一位线感测放大器/缓冲器耦接至位于其两相对侧的两个不同内存区块中的两个位线或位线对，一内存区块中的位线(bit-line)或位线对(bit-line pair)上的数据电压信号通过该复数个位线感测放大器/缓冲器所执行的信号感测及缓冲被传送到与该内存区块相邻的一相邻内存区块中的位线或位线对，数据电压信号形式的页数据通过耦接于后续内存区块中两相邻内存区块的位线感测放大器/缓冲器被依序地在复数个后续内存区块之间传递；复数个页面缓冲器，耦接于该复数个位线感测放大器/缓冲器的全部或一部分，经配置以从所耦接的位线感测放大器/缓冲器接收该页数据电压信号至该装置的一数据介面，或经配置以将该数据电压信号从该装置的该数据介面储存至到所耦接的位线感测放大器/缓冲器；以及一逻辑运算处理电路，耦接于该复数个页面缓冲器，经配置以从该复数个页面缓冲器接收该数据电压信号以及对该数据电压信号执行一位元乘法运算。

技术特征：

1.一种页数据复制、搬移及存取的装置，该装置包括：

2.如权利要求1所述的装置，其特征在于，该内存单元阵列包括静态随机存取内存、动态随机存取内存、快闪内存、磁阻式随机存取内存、铁电随机存取内存或可变电阻式内存。

3.如权利要求1所述的装置，其特征在于，该复数个位线感测放大器/缓冲器的每一位线感测放大器/缓冲器包括：

4.如权利要求3所述的装置，其特征在于，一字线被激活，该复数个位线感测放大器/缓冲器的一第一位线感测放大器/缓冲器的感测控制被致能，并且该第一位线感测放大器/缓冲器经配置以于一第一传播期间将该数据电压信号从耦接于该字线的内存单元感测到与该第一位线感测放大器/缓冲器有关的一第一内存区块中的一位线或位线对，接着并经由该第一位线感测放大器/缓冲器的该传播控制电路将所感测到与放大的该数据电压信号传送到与该第一位线感测放大器/缓冲器相邻的一第二内存区块中的一位线或位线对上，以及该第一位线感测放大器/缓冲器的一锁存电路经配置以于一第一感测或锁存期间响应于一第一感测或锁存控制信号以锁存所感测到与放大的该数据电压信号。

5.如权利要求4所述的装置，其特征在于，该第一感测或锁存期间的开始点是在该第一传播期间之间，且该数据电压信号于该第一传播期间中已被传送至该第二内存区块中的该位线或位线对上。

6.如权利要求4所述的装置，其特征在于，于该第一内存区块中的一字线被激活之前或者于通过与相邻或该第二内存区块中的该位线或位线有关的该传播控制电路从相邻内存区块或该第二内存区块传送该数据电压信号之前，该第一内存区块中的该位线或位线对被预充电至一第一供应电压。

7.如权利要求4所述的装置，其特征在于，于一第二传播期间，一第二位线感测放大器/缓冲器的一传播控制电路被致能以将由该第一位线感测放大器/缓冲器的该感测或锁存电路所驱动的该数据电压信号传送到与该第一与该第二相邻的一第三内存区块中的内存单元的一位线或位线对上，以及该第二位线感测放大器/缓冲器的一锁存电路被致能并经配置以于一第二感测或锁存期间响应于一第二感测或锁存控制信号以感测并所感测到与放大的该数据电压信号锁存在该第二内存区块中的该位线或位线对上。

8.如权利要求5所述的装置，其特征在于，该第二传播期间的开始点是在该第一感测或锁存期间结束之前，此时该数据电压信号已被传送到该第二内存区块的该位线或该位线对上且一第二数据感测在该第一感测或锁存期间结束之前开始，以及该第二感测或锁存期间的开始点是在该第二传播周期之间和该第一传播期间之后。

9.如权利要求7所述的装置，其特征在于，于该第二内存区块中的一字线被激活之前或者于通过相邻内存区块中的该位线或该位线有关的该传播控制电路从相邻内存区块传送数据电压信号之前，该第二内存区块中的该位线或位线对被预充电至一第一供应电压。

10.如权利要求2所述的装置，其特征在于，每一传播控制电路包括：

11.如权利要求2所述的装置，其特征在于，每一锁存电路包括：

12.如权利要求1所述的装置，其特征在于，该复数个页面缓冲的每一页面缓冲器包括：

13.如权利要求12所述的装置，其特征在于，该信号传递控制电路被致能且经配置以于一信号传递期间响应于该信号传递控制信号从该复数个位线感测放大器/缓冲器的最后一级传送出该数据电压信号或经由耦接于该复数个位线感测放大器/缓冲器的最后一级的该位线或该位线对传送该数据电压信号至该复数个位线感测放大器/缓冲器的最后一级，以及该缓冲电路被致能且经配置以于一感测/锁存期间响应于该感测/锁存控制信号来锁存所感测到与放大的数据电压信号。

14.如权利要求12所述的装置，其特征在于，该信号传递控制电路被致能且经配置以于一信号传递期间将该数据电压信号从该缓冲电路传送至该复数个位线感测放大器/缓冲器的最后一级。

15.如权利要求13所述的装置，其特征在于，该感测/锁存期间与信号传递期间重迭。

16.如权利要求13所述的装置，其特征在于，于该感测/锁存期间开始之前或于经由与耦接于该复数个位线感测放大器/缓冲器的最后一级的该位线或该位线有关的该信号传递制电路将数据电压信号从一相邻内存区块传送出来之前，耦接于该复数个位线感测放大器/缓冲器的最后一级的该位线或该位线对被预充电至一第一供应电压。

17.如权利要求12所述的装置，其特征在于，该信号传递控制电路包括：

18.如权利要求17所述的装置，其特征在于，该缓冲电路包括：

19.如权利要求1所述的装置，其特征在于，对与内存区块中字线有关的内存单元进行数据的写入存取包括在激活有关字线之前数据电压信号已被驱动至位线或位线对的时序。

20.如权利要求1所述的装置，其特征在于，该逻辑运算处理电路包括：

21.如权利要求20所述的装置，其特征在于，锁存在该页面缓冲器中的数据电压信号被传递至该来源晶体管的该控制端，且当该来源晶体管及该复数个第十五晶体管均导通时，连接至该来源晶体管的该复数个第十五晶体管吸收电流。

技术总结本发明公开了一种以“页”为单位(或以整个位线上耦接的内存区块数据为单位)作数据复制、数据搬移及数据存取的装置，装置的内存区块位线上的数据电压信号通过位线感测放大器/缓冲器被传送到相邻内存区块的位线上，且数据电压信号通过介于后续内存区块之间的位线感测放大器/缓冲器被依序传送到后续内存区块之间。本实施例可应用做为内存芯片的页数据写入存取方法，页数据依序地从内存区块传递至后续相邻内存区块，直至到达目标位置内存区块为止，接着，激活目标位置内存区块的字线将数据写入目标位置的内存单元。技术研发人员：王智彬受保护的技术使用者：补丁科技股份有限公司技术研发日：技术公布日：2024/3/5