存储器阵列、电子装置及存储器阵列的操作方法

本公开的实施例涉及一种存储器阵列、电子装置及存储器阵列的操作方法。

背景技术：

1、存储器阵列在进行数据操作时，在存储单元中可能形成从电源到地的导电通道，如果存储器阵列中的同一电源线同时连接在多个需要同时进行数据操作的存储单元上，此时则可能会导致在进行数据操作时出现电源电流过大，电源供电能力不足的问题，这进而可能导致数据操作失败。

技术实现思路

1、本公开的一些实施例提供一种存储器阵列，所述存储器阵列包括：多个非易失性静态存储器存储单元，排列为多行多列且被配置为执行数据存储以及数据备份与恢复；多条电源线，被配置为给所述多个非易失性静态存储器存储单元提供第一电源电压，其中，所述多条电源线分别在第一方向与对应的存储单元列电连接，所述多条电源线在第二方向短接，所述第一方向与所述第二方向不同；多条地线，被配置为给所述多个非易失性静态存储器存储单元提供第二电源电压，其中，所述多条地线分别在所述第一方向与对应的存储单元列电连接，所述多条地线在所述第二方向短接。

2、例如，在本公开一些实施例提供的一种存储器阵列还包括：多条位线，分别在所述第一方向上与对应的所述非易失性静态存储器存储单元列电连接，以传输数据信号；多条第一控制线，分别在所述第二方向上与对应的所述非易失性静态存储器存储单元行电连接，以传输第一控制信号；多条字线，分别在所述第二方向上与对应的所述非易失性静态存储器存储单元行电连接，以传输字线信号。

3、例如，在本公开一些实施例提供的一种存储器阵列中，所述多个非易失性静态存储器存储单元的每个包括易失性存储子单元以及非易失性存储子单元；所述易失性存储子单元被配置为将存储的第一数据和/或第二数据传输至所述非易失性存储子单元以进行所述数据备份，或接收所述非易失性存储子单元传输的第三数据和/或第四数据以进行所述数据恢复；所述非易失性存储子单元被配置为将存储的所述第三数据和/或第四数据传输至所述易失性存储子单元以进行所述数据恢复，或接收所述易失性存储子单元传输的所述第一数据和/或第二数据以进行所述数据备份。

4、例如，在本公开一些实施例提供的一种存储器阵列中，所述非易失性存储子单元包括第一非易失性存储器件、第二非易失性存储器件、第一开关晶体管以及第二开关晶体管；所述第一非易失性存储器件经所述第一开关晶体管与所述易失性存储子单元连接；所述第二非易失性存储器件经所述第二开关晶体管与所述易失性存储子单元连接。

5、例如，在本公开一些实施例提供的一种存储器阵列中，所述第一非易失性存储器件配置为存储所述第三数据；所述第二非易失性存储器件配置为存储所述第四数据；所述第三数据和第四数据配置为差分信号；所述第一非易失性存储器件以及所述第二非易失性存储器件为阻变存储器件或相变存储器件或磁阻存储器件。例如，在本公开一些实施例提供的一种存储器阵列中，所述多条第一控制线与对应的所述非易失性静态存储器存储单元行中每个存储单元的第一开关晶体管的栅极以及第二开关晶体管的栅极电连接。

6、例如，在本公开一些实施例提供的一种存储器阵列中，对于每列非易失性静态存储器存储单元，所述多条位线包括第一位线和第二位线，所述第一位线与所述每列非易失性静态存储器存储单元中每个存储单元的第一非易失性存储器件电连接，所述第二位线与所述每列非易失性静态存储器存储单元中每个存储单元的第二非易失性存储器件电连接。

7、例如，在本公开一些实施例提供的一种存储器阵列中，所述易失性存储子单元为静态随机存取存储单元。

8、例如，在本公开一些实施例提供的一种存储器阵列中，所述静态随机存取存储单元包括第一反相器、第二反相器、第一存取晶体管以及第二存取晶体管；所述第一反相器和所述第二反相器连接在与所在的非易失性静态存储器存储单元对应的电源线和地线之间；所述第一反相器的输出端与所述第二反相器的输入端连接，所述第一反相器的输入端与所述第二反相器的输出端连接；所述第一存取晶体管的第一源漏极与所述第一反相器的输出端连接；所述第二存取晶体管的第一源漏极与所述第二反相器的输出端连接。

9、例如，在本公开一些实施例提供的一种存储器阵列中，对于每列非易失性静态存储器存储单元，所述多条位线包括第一位线和第二位线，所述第一位线与所述每列非易失性静态存储器存储单元中每个存储单元的第一存取晶体管的第二源漏极电连接，所述第二位线与所述每列非易失性静态存储器存储单元中每个存储单元的第二存取晶体管的第二源漏极电连接。

10、例如，在本公开一些实施例提供的一种存储器阵列中，所述第一反相器和所述第二反相器通过电源开关组件连接在与所在的非易失性静态存储器存储单元对应的电源线和地线之间。

11、例如，在本公开一些实施例提供的一种存储器阵列中，所述电源开关组件包括第三开关晶体管和第四开关晶体管，所述第一反相器经所述第三开关晶体管与所述电源线电连接，所述第二反相器经所述第四开关晶体管与所述电源线电连接；或者，所述电源开关组件包括第三开关晶体管，所述第一反相器以及第二反相器经所述第三开关晶体管与所述电源线电连接。

12、例如，在本公开一些实施例提供的一种存储器阵列还包括：多条第二控制线，分别在所述第二方向上与对应的非易失性静态存储器存储单元行每个存储单元的所述电源开关组件电连接，以传输第二控制信号，所述第二控制信号用于控制所述电源开关组件的开关状态。

13、例如，在本公开一些实施例提供的一种存储器阵列中，所述多条字线与对应的非易失性静态存储器存储单元行中每个存储单元的第一存取晶体管的栅极以及第二存取晶体管的栅极电连接。

14、例如，在本公开一些实施例提供的一种存储器阵列中，所述多条字线还与对应的所述电源开关组件电连接，以传输第二控制信号，所述第二控制信号用于控制所述电源开关组件的开关状态。

15、例如，在本公开一些实施例提供的一种存储器阵列中，所述多条电源线在所述第二方向上在所述存储器阵列的一端或两端短接；和/或所述多条地线在所述第二方向上在所述存储器阵列的一端或两端短接。

16、本公开一些实施例提供一种电子装置，所述电子装置包括上述任一实施例所述的存储器阵列。

17、本公开一些实施例提供一种存储器阵列的操作方法，用于上述任一实施例所述的存储器阵列，所述方法包括：选择所述存储器阵列中的第i行非易失性静态存储器存储单元；对所述第i行非易失性静态存储器存储单元根据控制信号进行数据备份或数据恢复，其中，i为正整数。

18、例如，在本公开一些实施例提供的一种存储器阵列的操作方法中，选择所述存储器阵列中的多行或全部非易失性静态存储器存储单元；对选中的所述多行或全部非易失性静态存储器存储单元在同一操作中根据控制信号进行数据备份或数据恢复。

技术特征：

1.一种存储器阵列，包括：

2.根据权利要求1所述的存储器阵列，还包括：

3.根据权利要求2所述的存储器阵列，其中，所述多个非易失性静态存储器存储单元的每个包括易失性存储子单元以及非易失性存储子单元；

4.根据权利要求3所述的存储器阵列，其中，所述非易失性存储子单元包括第一非易失性存储器件、第二非易失性存储器件、第一开关晶体管以及第二开关晶体管；

5.根据权利要求4所述的存储器阵列，其中，所述第一非易失性存储器件配置为存储所述第三数据；

6.根据权利要求4所述的存储器阵列，其中，所述多条第一控制线与对应的所述非易失性静态存储器存储单元行中每个存储单元的第一开关晶体管的栅极以及第二开关晶体管的栅极电连接。

7.根据权利要求4所述的存储器阵列，其中，对于每列非易失性静态存储器存储单元，所述多条位线包括第一位线和第二位线，

8.根据权利要求3-6任一所述的存储器阵列，其中，所述易失性存储子单元为静态随机存取存储单元。

9.根据权利要求8所述的存储器阵列，其中，所述静态随机存取存储单元包括第一反相器、第二反相器、第一存取晶体管以及第二存取晶体管；

10.根据权利要求9所述的存储器阵列，其中，对于每列非易失性静态存储器存储单元，所述多条位线包括第一位线和第二位线，

11.根据权利要求9所述的存储器阵列，其中，所述第一反相器和所述第二反相器通过电源开关组件连接在与所在的非易失性静态存储器存储单元对应的电源线和地线之间。

12.根据权利要求11所述的存储器阵列，其中，所述电源开关组件包括第三开关晶体管和第四开关晶体管，所述第一反相器经所述第三开关晶体管与所述电源线电连接，所述第二反相器经所述第四开关晶体管与所述电源线电连接；或者，

13.根据权利要求12所述的存储器阵列，还包括：

14.根据权利要求9所述的存储器阵列，其中，所述多条字线与对应的非易失性静态存储器存储单元行中每个存储单元的第一存取晶体管的栅极以及第二存取晶体管的栅极电连接。

15.根据权利要求14所述的存储器阵列，其中，所述多条字线还与对应的所述电源开关组件电连接，以传输第二控制信号，

16.根据权利要求1-3任一所述的存储器阵列，其中，

17.一种电子装置，包括如权利要求1-16任一所述的存储器阵列。

18.一种用于权利要求1-16任一所述的存储器阵列的操作方法，包括：

19.根据权利要求18所述的存储器阵列的操作方法，其中，

技术总结本公开的至少一实施例提供一种存储器阵列、电子装置及存储阵列的操作方法。该存储器阵列包括多个非易失性静态存储器存储单元、多条电源线和多条地线。该多个非易失性静态存储器存储单元排列为多行多列且被配置为执行数据存储以及数据备份与恢复；多条电源线被配置为给多个非易失性静态存储器存储单元提供第一电源电压，其中，多条电源线分别在第一方向与对应的存储单元列电连接，多条电源线在第二方向短接；多条地线被配置为给多个非易失性静态存储器存储单元提供第二电源电压，其中，多条地线分别在第一方向与对应的存储单元列电连接，多条地线在第二方向短接。该存储器阵列能够在一行存储单元同时进行数据恢复时，保持电源线电压稳定。技术研发人员：潘立阳,梁英真,吴华强受保护的技术使用者：清华大学技术研发日：技术公布日：2024/3/4