集成电路及其快取存储器有效位元清除方法与流程

本发明有关于存储器控制电路，特别是有关于一种集成电路及其快取存储器有效位元清除方法。

背景技术：

1、在阶层式存储器的设计上，当某个电路(例如中央处理器(cpu)或其他电路)要去存取某一存储器时，若中央处理器的操作速度与被存取的存储器操作速度差异过大，会插入一个速度介于中央处理器与被存取者(低速存储器)的存储器。此存储器称为快取存储器(cache memory)。快取存储器除了作为缓冲之外，还会把非目前读取的数据也同时读进来。若下次中央处理器刚好需要此笔数据，快取存储器就可以快速地将该笔数据回传至中央处理器，不用再到低速的存储器上进行读取。

2、然而，读取快取存储器的每笔数据都具有相应的标签(tag)以注记该笔数据与被存取者之间的地址映射关系。当中央处理器欲存取时快取存储器控制器的数据时，中央处理器会先查看该笔数据是否有相对应的标签存在于快取存储器中。若对应的该标签存在且其有效位元为有效，快取存储器就会直接将该笔数据传送至中央处理器。快取存储器通常都用静态随机存取存储器(sram)所实现。

3、在低功耗的系统设计上，当系统进入休眠模式或者省电模式时，会尽可能地把静态随机存取存储器断电以作为降低功耗的手段。这些被断电的静态随机存取存储器之中当然也包括快取存储器。然而，当系统刚开机或者进入休眠模式再唤醒时，静态随机存取存储器是由断电的状态被唤醒，而随着休眠状态的时间长短以及系统操作的环境不同，作为有效位元使用的静态随机存取存储器可能还存在着没被放电完的电荷，这会导致快取的内容为伪有效的状态。

4、然而，传统的快取存储器有效位元清除机制往往需要耗费大量时间，以导致整个系统的开机时间或唤醒时间拉长，进而造成系统的功耗损失。

技术实现思路

1、有鉴于此，本发明提供一种集成电路及其快取存储器有效位元清除方法以解决上述问题。

2、本发明提供一种集成电路，包括：一处理器；一快取存储器，包括多个地址，且各地址的内容包括有效位元、标签及数据栏位；一快取存储器控制器，用以控制该快取存储器的存取；一闪速存储器；以及一闪速存储器控制器，用以控制该闪速存储器的存取；其中当该集成电路开机或从一休眠状态进入一工作状态时，该快取存储器控制器执行一有效位元清除程序以依序清除在该快取存储器中的各地址相应的该有效位元，其中，因应于该闪速存储器控制器从该闪速存储器读取相应于一特定地址的一笔数据，该闪速存储器控制器通知该快取存储器控制器暂停该有效位元清除程序，该快取存储器控制器将该笔数据写入该快取存储器的该特定地址，并将特定的映射地址写入该快取存储器的标签并且设置其有效位元，其中，因应于该快取存储器的该特定地址相应的该有效位元被设定为有效，该快取存储器控制器从该快取存储器的该特定地址读取该笔数据，将该笔数据传送至该处理器，并恢复该有效位元清除程序。

3、在一些实施例中，当该快取存储器控制器将该笔数据写入该快取存储器的该特定地址时，该快取存储器控制器将该特定地址写入至一暂存器。

4、在一些实施例中，当该有效位元清除程序执行至该特定地址时，该快取存储器控制器依据该暂存器所存储的该特定地址跳过该快取存储器的该特定地址的有效位元清除操作。

5、在一些实施例中，当该有效位元清除程序执行至该特定地址时，该暂存器用以供一第二特定地址及相应的第二映射地址进行存储，且该第二特定地址大于该特定地址。

6、在一些实施例中，当该集成电路开机或从该休眠状态进入该工作状态时，该处理器传送一数据读取指令至该闪速存储器控制器以从该闪速存储器的该特定地址读取该笔数据。

7、本发明还提供一种快取存储器有效位元清除方法，用于一集成电路，其中该集成电路包括一处理器、一快取存储器、一快取存储器控制器、一闪速存储器以及一闪速存储器控制器，该方法包括：当该集成电路开机或从一休眠状态进入一工作状态时，利用该快取存储器控制器执行一有效位元清除程序以依序清除在该快取存储器中的各地址相应的有效位元；因应于该闪速存储器控制器从该闪速存储器读取相应于一特定地址的一笔数据，利用该闪速存储器控制器通知该快取存储器控制器暂停该有效位元清除程序，并利用该快取存储器控制器将该笔数据写入该快取存储器的该特定地址，并将该快取存储器的该特定地址相应的有效位元设定为有效；利用该快取存储器控制器从该快取存储器的该特定地址读取该笔数据，将该笔数据传送至该处理器，并恢复该有效位元清除程序。

8、在一些实施例中，当该闪速存储器控制器将该笔数据写入该快取存储器的该特定地址时，利用该闪速存储器控制器将该特定地址及相应的该标签及该笔数据写入至一暂存器。

9、在一些实施例中，当该有效位元清除程序执行至该特定地址时，利用该快取存储器控制器依据该暂存器所存储的该特定地址跳过该快取存储器的该特定地址的有效位元清除操作。

10、在一些实施例中，当该有效位元清除程序执行至该特定地址时，该暂存器用以供一第二特定地址及相应的该标签及数据进行存储，且该第二特定地址大于该特定地址。

11、在一些实施例中，当该集成电路开机或从该休眠状态进入该工作状态时，利用该处理器传送一数据读取指令至该闪速存储器控制器以从该闪速存储器的该特定地址读取该笔数据。

技术特征：

1.一种集成电路，其特征在于，包括：

2.如权利要求1所述的集成电路，其特征在于，当所述快取存储器控制器将所述数据写入所述快取存储器的所述特定地址时，所述快取存储器控制器并将所述特定地址及相应的所述映射地址写入至一暂存器。

3.如权利要求2所述的集成电路，其特征在于，当所述有效位元清除程序执行至所述特定地址时，所述快取存储器控制器依据所述暂存器所存储的所述特定地址跳过所述快取存储器的所述特定地址的有效位元清除操作。

4.如权利要求3所述的集成电路，其特征在于，当所述有效位元清除程序执行至所述特定地址时，所述暂存器用以供一第二特定地址及相应的第二映射地址进行存储，且所述第二特定地址大于所述特定地址。

5.如权利要求1所述的集成电路，其特征在于，当所述集成电路开机或从所述休眠状态进入所述工作状态时，所述处理器传送一数据读取指令至所述闪速存储器控制器以从所述闪速存储器的所述特定地址读取所述数据。

6.一种快取存储器有效位元清除方法，用于一集成电路，其特征在于，所述集成电路包括一处理器、一快取存储器、一快取存储器控制器、一闪速存储器以及一闪速存储器控制器，且所述快取存储器包括多个地址，且各地址的内容包括有效位元、标签及数据栏位，所述方法包括：

7.如权利要求6所述的快取存储器有效位元清除方法，其特征在于，还包括：

8.如权利要求7所述的快取存储器有效位元清除方法，其特征在于，还包括：

9.如权利要求8所述的快取存储器有效位元清除方法，其特征在于，当所述有效位元清除程序执行至所述特定地址时，所述暂存器用以供一第二特定地址及相应的第二映射地址及数据进行存储，且所述第二特定地址大于所述特定地址。

10.如权利要求6所述的快取存储器有效位元清除方法，其特征在于，还包括：当所述集成电路开机或从所述休眠状态进入所述工作状态时，利用所述处理器传送一数据读取指令至所述闪速存储器控制器以从所述闪速存储器的所述特定地址读取所述数据。

技术总结本发明公开了一种集成电路及其快取存储器有效位元清除方法。所述方法包括：当集成电路开机或从休眠状态进入工作状态时，利用快取存储器控制器执行有效位元清除程序以依序清除在快取存储器中的各地址相应的标签；因应于闪速存储器控制器从闪速存储器读取相应于特定地址的一笔数据，利用闪速存储器控制器通知快取存储器控制器暂停有效位元清除程序，利用快取存储器控制器将数据写入快取存储器的特定地址，并将相应的有效位元设定为有效；以及因应于有效位元被设定为有效，利用快取存储器控制器从快取存储器特定地址读取数据以传送至处理器，并恢复有效位元清除程序。技术研发人员：蓝永吉受保护的技术使用者：新唐科技股份有限公司技术研发日：技术公布日：2024/3/4