半导体集成电路及存储器的制作方法

本公开实施例涉及半导体，特别涉及一种半导体集成电路及存储器。

背景技术：

1、静电放电(electrostatic discharge，esd)是指具有不同静电电位的物体之间相互靠近或直接接触引起电荷转移的过程。当发生esd冲击时，瞬间的过压现象很可能会击穿半导体器件，从而造成器件的失效。通常，会采用电源钳位电路(power-clamp)以改善半导体集成电路中的esd现象。

2、闩锁效应(latch-up)是指在cmos电路中，电源(vdd)和地(gnd)之间由于寄生的pnp和npn的相互影响而产生低阻抗通路，使vdd和gnd之间产生大电流。

3、目前，在降低半导体集成电路的闩锁效应风险的同时，可能会降低半导体集成电路的esd防护能力。

技术实现思路

1、本公开实施例提供一种半导体集成电路及存储器，至少有利于解决在降低半导体集成电路的闩锁效应风险的同时，可能会降低半导体集成电路的esd防护能力的问题。

2、本公开实施例提供一种半导体集成电路，包括：第一节点和第二节点，第一节点耦接工作电源，第二节点接地；侦测电路，侦测电路耦接在第一节点与第二节点之间，被配置为，检测esd脉冲信号，当esd脉冲信号满足预设条件则侦测电路的输出端输出开启信号，当esd脉冲信号未满足预设条件则侦测电路的输出端与第二节点耦接；静电泄放电路，静电泄放电路耦接在第一节点与第二节点之间，静电泄放电路包括泄放nmos管，泄放nmos管的衬底与栅极以及侦测电路的输出端耦接，被配置为，响应于开启信号提供第一节点与第二节点之间的泄放通道。

3、在一些实施例中，侦测电路包括：第一侦测电路，第一侦测电路耦接在第一节点与第二节点之间，被配置为，当esd脉冲信号满足预设条件，则第一侦测电路的输出端输出开启信号；第二侦测电路，第二侦测电路耦接在第一节点与第二节点之间，被配置为，当esd脉冲信号未满足预设条件，第一侦测电路的输出端与第二节点耦接；其中，第一侦测电路的输出端作为侦测电路的输出端。

4、在一些实施例中，第一侦测电路包括：第一电容，第一电容的第一端与第一节点耦接；第一电阻，第一电阻的第一端与第一电容的第二端耦接，且第一电阻的第一端作为第一侦测电路的输出端，第一电阻的第二端与第二节点耦接。

5、在一些实施例中，第二侦测电路包括：触发电路，触发电路耦接在第一节点与第二节点之间，被配置为，检测esd脉冲信号并基于esd脉冲信号输出触发信号；第一开关电路，第一开关电路耦接在第一侦测电路的输出端与第二节点之间，被配置为，响应于esd脉冲信号未满足预设条件对应的触发信号导通。

6、在一些实施例中，触发电路包括：检测电路，检测电路耦接在第一节点与第二节点之间，被配置为，基于esd脉冲信号输出检测信号，且esd脉冲信号满足预设条件对应的检测信号的电平与esd脉冲信号未满足预设条件对应的检测信号的电平不同；反相电路，被配置为，响应于检测信号输出触发信号，触发信号与检测信号互为相位相反信号。

7、在一些实施例中，反相电路包括：第二电阻，第二电阻的第一端与第一节点耦接；第一nmos管，第一nmos管的第一端与第二电阻的第二端耦接并提供触发信号，第一nmos管的第二端与第二节点耦接，第一nmos管的栅极接收检测信号。

8、在一些实施例中，反相电路包括：pmos管，pmos管的第一端与第一节点耦接，pmos管的栅极接收检测信号；第一nmos管，第一nmos管的第一端与pmos管的第二端耦接并提供触发信号，第一nmos管的第二端与第二节点耦接，第一nmos管的栅极接收检测信号。

9、在一些实施例中，检测电路包括：第二开关电路，第二开关电路第一端与第一节点耦接，被配置为，在esd脉冲信号满足预设条件时导通，在esd脉冲信号未满足预设条件时断开；第三电阻，第三电阻的第一端与第二开关电路的第二端耦接并提供检测信号，第三电阻的第二端与第二节点耦接。

10、在一些实施例中，第二开关电路包括多个串联的二极管，且其中一二极管的正极与第一节点耦接。

11、在一些实施例中，第二开关电路包括至少一个第二电容。

12、在一些实施例中，第一开关电路包括第二nmos管，第二nmos管的栅极接收触发信号，第二nmos管的第一端与第一侦测电路的输出端耦接，第二nmos管的第二端与第二节点耦接。

13、在一些实施例中，泄放nmos管的第一端与第一节点耦接，泄放nmos管的第二端与第二节点耦接。

14、在一些实施例中，静电泄放电路还包括：第四电阻，第四电阻耦接在第一节点与泄放nmos管的第一端之间。

15、相应地，本公开实施例还提供一种存储器，包括：上述任一项提供的的半导体集成电路。

16、本公开实施例提供的技术方案具有以下优点：

17、本公开实施例提供的半导体集成电路的技术方案中，包括侦测电路以及静电泄放电路，其中，侦测电路以及静电泄放电路均耦接在第一节点和第二节点之间，静电泄放电路包括泄放nmos管，泄放nmos管的衬底与栅极以及侦测电路的输出端耦接，其中，第一节点耦接工作电源，第二节点接地。侦测电路被配置为，检测esd脉冲信号，当esd脉冲信号满足预设条件则侦测电路的输出端输出开启信号，使得静电泄放电路可以响应于开启信号提供第一节点与第二节点之间的泄放通道，从而提高esd的防护能力。当esd脉冲信号未满足预设条件则侦测电路的输出端与第二节点耦接，从而关闭泄放nmos中寄生的npn双极型晶体管(bipolar junction transistor—bjt)，降低latch-up风险。因此，本公开实施例提供的半导体集成电路中，可以在半导体集成电路受到esd冲击时，为第一节点以及第二节点提供泄放通道，提高esd防护能力；当未受到esd冲击时，降低半导体集成电路的latch-up风险。

技术特征：

1.一种半导体集成电路，其特征在于，包括：

2.如权利要求1所述半导体集成电路，其特征在于，所述侦测电路包括：

3.如权利要求2所述半导体集成电路，其特征在于，所述第一侦测电路包括：

4.如权利要求2所述半导体集成电路，其特征在于，所述第二侦测电路包括：

5.如权利要求4所述半导体集成电路，其特征在于，所述触发电路包括：

6.如权利要求5所述半导体集成电路，其特征在于，所述反相电路包括：

7.如权利要求5所述半导体集成电路，其他特征在于，所述反相电路包括：

8.如权利要求5所述半导体集成电路，其特征在于，所述检测电路包括：

9.如权利要求8所述半导体集成电路，其特征在于，所述第二开关电路包括多个串联的二极管，且其中一所述二极管的正极与所述第一节点耦接。

10.如权利要求8所述半导体集成电路，其特征在于，所述第二开关电路包括至少一个第二电容。

11.如权利要求4所述半导体集成电路，其特征在于，第一开关电路包括第二nmos管，所述第二nmos管的栅极接收所述触发信号，所述第二nmos管的第一端与所述第一侦测电路的输出端耦接，所述第二nmos管的第二端与所述第二节点耦接。

12.如权利要求1所述半导体集成电路，其特征在于，所述泄放nmos管的第一端与所述第一节点耦接，所述泄放nmos管的第二端与所述第二节点耦接。

13.如权利要求1所述半导体集成电路，其特征在于，所述静电泄放电路还包括：第四电阻，所述第四电阻耦接在所述第一节点与所述泄放nmos管的第一端之间。

14.一种存储器，其特征在于，包括如权利要求1-13任一项所述的半导体集成电路。

技术总结本公开实施例涉及一种半导体集成电路及存储器，半导体集成电路包括：第一节点和第二节点，第一节点耦接工作电源，第二节点接地；侦测电路，侦测电路耦接在第一节点与第二节点之间，被配置为，检测ESD脉冲信号，当ESD脉冲信号满足预设条件则侦测电路的输出端输出开启信号，当ESD脉冲信号未满足预设条件则侦测电路的输出端与第二节点耦接；静电泄放电路，静电泄放电路耦接在第一节点与第二节点之间，静电泄放电路包括泄放NMOS管，泄放NMOS管的衬底与栅极以及侦测电路的输出端耦接，被配置为，响应于开启信号提供第一节点与第二节点之间的泄放通道。本公开实施例有利于在降低半导体集成电路的闩锁效应风险的同时，提高半导体集成电路的静电放电防护能力。技术研发人员：宋彬受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/1/16