NAND闪存中优化LDPC纠错能力的方法、装置、设备、介质与流程

本技术涉及半导体存储，具体涉及一种nand闪存中优化 ldpc纠错能力的方法、装置、设备、介质。背景技术：：：1、随着nand闪存(nand flash)制造工艺的发展过程中对存储容量的需 求，nand闪存类型由单层单元(single-level cell，slc)和多层单元 (multi-level cell，mlc)发展到三层单元(trinary-level cell，tlc)和四 层单元(quad-level cell，qlc)，其中，slc中的每个cell只存储1bit信息， 也就是只有0、1两种电压变化；mlc中每个cell存储2bit信息，电压有00、 01、10和11四种变化；tlc中每个cell单元存储3bit信息，电压从000到 111有8种变化；qlc中的每个cell存储4bit信息，电压从0000到1111有 16种变化。而cell中存储bit个数的增加，导致了写入数据之后，存储的电 荷更容易发生变化，从而导致数据错误。越来越多的算法用于对nand flash 数据进行纠错，目前最新并广泛应用的是低密度奇偶校验码(low density parity check，ldpc)算法。2、nand flash通过向存储单元的浮栅层注入电子的方式存储数据。随着存 储单元的浮栅层中电子数增加，相应的电压也会逐渐增大。flash的擦除会损 坏浮栅晶体管的氧化沟道，造成电压值的波动和偏移，界面态陷阱恢复和电 子的逃逸也会造成电压的降低。通常存储单元中的电压可近似为高斯分布， 将存储单元的电压与阈值电压(thresholdvoltage，vth)对比，从而可以确 定存储单元中存储的数据。理想状态下，相邻两个存储单元的分布不存在重 叠情况，通过阈值电压即可实现两个存储单元的数据判断，不会存在相互影 响。但是nand flash存储的数据会受到相邻存储单元的干扰，使数据滞留(dataretention)的特性受到影响，以及随机噪声干扰，造成电压分布的偏 移和展宽。当部分存储单元的电压分布超出vth范围就会造成误判，导致错 误bit数增加。相邻两个存储单元存在交叠情况时，单纯的调整vth，不能判 定交叠处的电压分布。有针对性的偏移判断电压可以减少误判，这是当前普 遍的纠错方法。3、ldpc算法是一种循环迭代算法，其主要通过对每个bit进行可靠度(loglikelihood ratio，llr)判断，最终生成lut表(look up table，lut)， 从而对读取错误的数据进行部分bit翻转迭代纠错的方式进行。目前市场上常 用的nand flash主控内部并没有分析处理nand特征的硬件模块，例如 pmc3108主控，在使用类似主控的时候我们不能利用nand信息来计算 nand的最优读阈值电压，并优化ldpc软解码(soft decode)输入数据的 准确度，导致ldpc的纠错能力不能得到充分的发挥，会影响到产品的可靠 性指标。4、因此，需要一种新的对nand的特征进行分析，以优化ldpc soft decode 输入数据的准确度的技术方案。技术实现思路1、有鉴于此，本说明书实施例提供一种nand闪存中优化ldpc纠错能力的 方法、装置、设备、介质，解决现有技术中由于nand flash主控内部没有分 析处理nand特征的硬件模块，导致的不能利用nand信息来计算nand的最 优读阈值电压，并优化ldpc软解码(softdecode)输入数据的准确度，导致 产品重读比例增大，读响应延时长，ldpc的纠错能力低和产品的可靠性降低 的技术问题。2、本说明书实施例提供以下技术方案：3、本说明书实施例提供一种nand闪存中优化ldpc纠错能力的方法，包 括：4、步骤1：通过逻辑加速引擎，获取nand闪存中的阈值电压信息；5、步骤2：根据阈值电压信息优化ldpc的纠错能力。6、优选地，步骤2，包括：7、步骤21：根据阈值电压信息，得到最优读阈值电压信息；8、步骤22：通过最优读阈值电压信息优化ldpc的纠错能力。9、优选地，步骤22，包括：10、步骤221：通过最优读阈值电压信息，得到可靠度信息；11、步骤222：将可靠度信息输入ldpc，以优化ldpc的纠错能力。12、优选地，步骤1，包括：13、步骤11：通过读取算法，读取nand闪存中存储单元的电压分布数据；14、步骤12：对电压分布数据进行逻辑运算，得到运算结果；15、步骤13：对运算结果进行统计，得到nand闪存中的阈值电压信息。16、优选地，逻辑运算包括以下至少一种：与、或、非、同或和异或。17、优选地，读取算法，包括：18、步骤101：在基准电压下进行数据读取，得到第一数据；19、步骤102：对基准电压左偏一个数据间隔进行数据读取，得到第二数据；20、步骤103：对基准电压右偏一个数据间隔进行数据读取，得到第三数据；21、步骤104：对基准电压左偏两个数据间隔进行数据读取，得到第四数据；22、步骤105：对基准电压右偏两个数据间隔进行数据读取，得到第五数据；23、步骤106：使用单层单元进行数据读取，得到单层数据。24、优选地，步骤11，还包括：根据第一数据、第二数据、第三数据、第四 数据、第五数据和单层数据，得到nand闪存中存储单元的电压分布数据。25、本说明书实施例还提供一种nand闪存中优化ldpc纠错能力的装置， 包括：26、处理模块m1：通过逻辑加速引擎，获取nand闪存中的阈值电压信息；27、优化模块m2：根据阈值电压信息优化ldpc的纠错能力。28、优选地，优化模块m2，包括：29、子模块m21：根据阈值电压信息，得到最优读阈值电压信息；30、子模块m22：通过最优读阈值电压信息优化ldpc的纠错能力。31、优选地，子模块m22，包括：32、组件z221：通过最优读阈值电压信息，得到可靠度信息；33、组件z222：将可靠度信息输入ldpc，以优化ldpc的纠错能力。34、优选地，处理模块m1，包括：35、子模块m11：通过读取算法，读取nand闪存中存储单元的电压分布数 据；36、子模块m12：对电压分布数据进行逻辑运算，得到运算结果；37、子模块m13：对运算结果进行统计，得到nand闪存中的阈值电压信息。38、优选地，逻辑运算包括以下至少一种：与、或、非、同或和异或。39、优选地，子模块m11中的读取算法，包括：40、组件z101：在基准电压下进行数据读取，得到第一数据；41、组件z102：对基准电压左偏一个数据间隔进行数据读取，得到第二数据；42、组件z103：对基准电压右偏一个数据间隔进行数据读取，得到第三数据；43、组件z104：对基准电压左偏两个数据间隔进行数据读取，得到第四数据；44、组件z105：对基准电压右偏两个数据间隔进行数据读取，得到第五数据；45、组件z106：使用单层单元进行数据读取，得到单层数据。46、优选地，子模块m11，还包括：根据第一数据、第二数据、第三数据、 第四数据、第五数据和单层数据，得到nand闪存中存储单元的电压分布数 据。47、本说明书实施例还提供一种电子设备，包括：至少一个处理器；以及， 与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处 理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执 行上述的nand闪存中优化ldpc纠错能力的方法。48、本说明书实施例还提供一种计算机存储介质，计算机存储介质存储有计 算机可执行指令，计算机可执行指令被处理器执行时执行上述的nand闪存 中优化ldpc纠错能力的方法。49、与现有技术相比，本说明书实施例采用的上述至少一个技术方案能够达 到的有益效果至少包括：利用nand flash主控的逻辑加速引擎，来获取 nand的本征vth信息，用来计算最优读阈值电压，降低重读比例，提升产 品的读相应速度，并且匹配ldpc softdecode提高读恢复流程的成功率，获 取高可靠性的数据存储，来满足产品可靠性需求。当前第1页12当前第1页12