动态随机存储器测试方法及装置与流程

本公开涉及存储器，具体而言，涉及一种动态随机存储器测试方法及装置。

背景技术：

1、随着片上系统(system on chip，soc)中存储器所占的比例越来越大，存储器的品质对片上系统整体性能的影响也越来越大。在芯片制造完成后，测试是用于检测存储器故障的重要环节，例如进行晶圆级测试和封装级测试。

2、一些动态随机存储器(dynamic random access memory，dram)测试方法是通过行进模式(march pattern)进行基本功能测试，并且找出故障模式。多种行进模式测试项目中都需要写入背景。相关技术中写入背景时逐条字线进行激活(active)，并在每条字线激活后逐条位线写入(write)，然后在位线都写入后预充电(precharge)，进入下一条字线的激活动作，而这些指令动作所花费的测试时间较长，影响测试效率。

3、如上所述，如何缩减测试项目中写入背景的时间以提高测试效率成为亟待解决的问题。

4、在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开的目的在于提供一种动态随机存储器测试方法及装置，至少在一定程度上缩减测试项目中写入背景的时间以提高测试效率。

2、本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

3、根据本公开的一方面，提供一种动态随机存储器测试方法，所述动态随机存储器包括衬底和多个存储单元，各个存储单元包括存储电容和第一晶体管，各个存储单元的存储电容通过对应的第一晶体管与所述衬底电连接，所述方法包括：通过将向所述衬底施加的电压从第一电压切换为第二电压，对各个存储单元的存储电容进行充电，所述第二电压高于所述第一电压；在各个存储单元的存储电容充电预定时长后，对所述动态随机存储器进行测试。

4、根据本公开的一实施例，通过将向所述衬底施加的电压从第一电压切换为第二电压，对各个存储单元的存储电容进行充电，包括：向电压切换电路的输入端发送第一输入信号，以使所述电压切换电路将向所述衬底施加的电压从所述第一电压切换为所述第二电压。

5、根据本公开的一实施例，所述电压切换电路包括第一反相器，所述第一反相器的输入端为所述电压切换电路的输入端，所述第一反相器为cmos晶体管，所述第一反相器的nmos晶体管的漏极、pmos晶体管的漏极与所述电压切换电路的输出端相连接，第一反相器的nmos晶体管的源极的输入电压为所述第一电压，第一反相器的pmos晶体管的源极的输入电压为所述第二电压；向电压切换电路的输入端发送第一输入信号，以使所述电压切换电路将向所述衬底施加的电压从所述第一电压切换为所述第二电压，包括：向所述第一反相器输入端发送所述第一输入信号，以使所述第一反相器的nmos晶体管截止，以及第一反相器的pmos晶体管导通。

6、根据本公开的一实施例，所述电压切换电路包括第一反相器，所述第一反相器的输入端为所述电压切换电路的输入端，所述第一反相器的nmos晶体管的漏极、pmos晶体管的漏极与所述电压切换电路的输出端相连接，第一反相器的pmos晶体管的源极的输入电压为所述第一电压，第一反相器的nmos晶体管的源极的输入电压为所述第二电压；向电压切换电路的输入端发送第一输入信号，以使所述电压切换电路将向所述衬底施加的电压从所述第一电压切换为所述第二电压，包括：向所述第一反相器输入端发送所述第一输入信号，以使所述第一反相器的nmos晶体管导通，以及第一反相器的pmos晶体管截止。

7、根据本公开的一实施例，在各个存储单元的存储电容充电预定时长后，对所述动态随机存储器进行测试，包括：在各个存储单元的存储电容充电预定时长后，向所述电压切换电路的输入端发送第二输入信号，以使所述电压切换电路将向所述衬底施加的电压从所述第二电压切换为所述第一电压；对所述动态随机存储器进行测试。

8、根据本公开的一实施例，所述多个存储单元包括目标存储单元；对所述动态随机存储器进行测试，包括：对所述目标存储单元进行读取操作，以对所述动态随机存储器进行测试。

9、根据本公开的再一方面，提供一种动态随机存储器测试装置，所述动态随机存储器包括衬底和多个存储单元，各个存储单元包括存储电容和第一晶体管，各个存储单元的存储电容通过对应的第一晶体管与所述衬底电连接，所述装置包括：控制模块，用于通过将向所述衬底施加的电压从第一电压切换为第二电压，对各个存储单元的存储电容进行充电，所述第二电压高于所述第一电压；测试模块，用于在各个存储单元的存储电容充电预定时长后，对所述动态随机存储器进行测试。

10、根据本公开的一实施例，所述控制模块，还用于：向电压切换电路的输入端发送第一输入信号，以使所述电压切换电路将向所述衬底施加的电压从所述第一电压切换为所述第二电压。

11、根据本公开的一实施例，所述电压切换电路包括第一反相器，所述第一反相器的输入端为所述电压切换电路的输入端，所述第一反相器为cmos晶体管，所述第一反相器的nmos晶体管的漏极、pmos晶体管的漏极与所述电压切换电路的输出端相连接，第一反相器的nmos晶体管的源极的输入电压为所述第一电压，第一反相器的pmos晶体管的源极的输入电压为所述第二电压；所述控制模块，还用于：向所述第一反相器输入端发送所述第一输入信号，以使所述第一反相器的nmos晶体管截止，以及第一反相器的pmos晶体管导通。

12、根据本公开的一实施例，所述电压切换电路包括第一反相器，所述第一反相器的输入端为所述电压切换电路的输入端，所述第一反相器的nmos晶体管的漏极、pmos晶体管的漏极与所述电压切换电路的输出端相连接，第一反相器的pmos晶体管的源极的输入电压为所述第一电压，第一反相器的nmos晶体管的源极的输入电压为所述第二电压；所述控制模块，还用于：向所述第一反相器输入端发送所述第一输入信号，以使所述第一反相器的nmos晶体管导通，以及第一反相器的pmos晶体管截止。

13、根据本公开的一实施例，所述控制模块，还用于：在各个存储单元的存储电容充电预定时长后，向所述电压切换电路的输入端发送第二输入信号，以使所述电压切换电路将向所述衬底施加的电压从所述第二电压切换为所述第一电压；所述测试模块，还用于对所述动态随机存储器进行测试。

14、根据本公开的一实施例，所述多个存储单元包括目标存储单元；所述测试模块，还用于：对所述目标存储单元进行读取操作，以对所述动态随机存储器进行测试。

15、根据本公开的再一方面，提供一种动态随机存储器测试装置，包括待测试动态随机存储器和电压切换电路，其中：所述待测试动态随机存储器包括衬底和多个存储单元，各个存储单元包括存储电容和第一晶体管，各个存储单元的存储电容通过对应的第一晶体管与所述衬底电连接；所述电压切换电路包括输出端，所述电压切换电路的输出端与所述衬底电连接，用于通过将向所述衬底施加的电压从第一电压切换为第二电压，对各个存储单元的存储电容进行充电，所述第二电压高于所述第一电压。

16、根据本公开的一实施例，所述第一晶体管为nmos晶体管，所述存储电容包括第一极板；各个存储单元的存储电容通过对应的第一晶体管与所述衬底电连接，包括：各个存储单元的存储电容的第一极板与对应第一晶体管的漏极电连接，各个存储单元的第一晶体管的p型硅基板与所述衬底电连接。

17、根据本公开的一实施例，所述电压切换电路包括第一反相器，所述第一反相器的输入端与所述第二反相器的输入端相连接，所述第一反相器的输出端为所述电压切换电路的输出端。

18、根据本公开的一实施例，所述第一反相器为cmos晶体管。

19、根据本公开的一实施例，所述第一反相器的nmos晶体管的漏极、pmos晶体管的漏极与所述电压切换电路的输出端相连接，第一反相器的nmos晶体管的源极的输入电压为所述第一电压，第一反相器的pmos晶体管的源极的输入电压为所述第二电压；所述第一反相器的输入端用于接收第一输入信号，以使所述第一反相器的nmos晶体管截止，以及第一反相器的pmos晶体管导通。

20、根据本公开的一实施例，所述第一反相器的输入端还用于接收第二输入信号，以使所述第一反相器的nmos晶体管导通，以及第一反相器的pmos晶体管截止。

21、根据本公开的一实施例，所述第一反相器的nmos晶体管的漏极、pmos晶体管的漏极与所述电压切换电路的输出端相连接，第一反相器的pmos晶体管的源极的输入电压为所述第一电压，第一反相器的nmos晶体管的源极的输入电压为所述第二电压；所述第一反相器的输入端用于接收第一输入信号，以使所述第一反相器的nmos晶体管导通，以及第一反相器的pmos晶体管截止。

22、根据本公开的一实施例，所述第一反相器的输入端还用于接收第二输入信号，以使所述第一反相器的nmos晶体管截止，以及第一反相器的pmos晶体管导通。

23、根据本公开的一实施例，所述电压切换电路的输出端通过连接插塞与所述衬底电连接。

24、根据本公开的再一方面，提供一种电子设备，包括：存储器、处理器及存储在所述存储器中并可在所述处理器中运行的可执行指令，所述处理器执行所述可执行指令时实现如上述任一种方法。

25、根据本公开的再一方面，提供一种计算机可读存储介质，其上存储有计算机可执行指令，所述可执行指令被处理器执行时实现如上述任一种方法。

26、本公开的实施例提供的动态随机存储器测试方法，通过将向动态随机存储器的衬底施加的电压从第一电压切换为高于第一电压的第二电压，对各个存储单元通过对应的第一晶体管与衬底电连接的存储电容进行充电，然后在各个存储单元的存储电容充电预定时长后，对动态随机存储器进行测试，可替代相关技术中逐条字线进行激活、逐条位线写入、预充电的指令动作实现写入测试背景，可节省了激活、写入和预充电的指令动作的时间，从而缩减了测试项目中写入背景的时间，提高了测试效率。

27、应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。