存储器系统及存储器PHY的校准方法与流程

本发明涉及存储器，尤其涉及一种存储器系统及存储器phy的校准方法。

背景技术：

1、随着电子产品运行速度的提高，为了最小化信号传输所需的延迟时间，半导体器件之间交换的信号摆动宽度正在逐渐减小。然而，信号摆动宽度的减小对外部噪声产生了显著影响，因为这导致接口端口处的信号反射系数变得更加关键，特别是由于阻抗不匹配引起的问题。阻抗不匹配通常由外部噪声、功率电压的变化、运行温度的改变以及制造过程的变化等因素引起。阻抗不匹配可能导致数据高速传输困难和输出数据失真的问题。因此，如果半导体器件通过输入端口接收到失真的输出信号，这将频繁引发建立/保持失败和输入电平判定误差等问题。现代存储器phy和存储芯片在传输数据之前都要进行zq校准，目的是为了保证数据传输时端口的驱动能力和反射吸收，进而保证传输信号质量。具体来说，zq校准是通过对io接口的阻抗进行校准来实现的。阻抗匹配对于数据传输是非常重要的，它能够确保信号在传输过程中不会出现过多的反射和衰减。如果端口的驱动能力不足或者存在反射问题，会导致信号的失真、干扰或丢失，从而影响数据传输的可靠性和速度。

2、存储器phy（physical layer）是指嵌入在存储器控制芯片中的物理层接口电路。它负责将上层逻辑电路产生的数据转化为物理信号，并将物理信号传输到存储器芯片中进行处理。在存储器系统中，存储器phy的主要工作包括对存储器芯片进行初始化、提供时钟和控制信号以及管理数据的传输。存储器phy还负责数据传输的调度和管理，确保数据在存储芯片和其他系统组件之间的快速、可靠和稳定的传输。

3、现有技术中，在对存储器phy以及存储器芯片进行zq校准时，需要在存储器phy以及存储器芯片外各设置一个用于校准的精确片外电阻，存储器phy精确片外电阻既占用了存储器phy的引脚，又增加了元器件成本。

技术实现思路

1、本发明提供一种存储器系统及存储器phy的校准方法，用以解决现有技术中校准成本较高的缺陷，实现降低元器件成本的同时还能提高芯片面积利用率的效果。

2、本发明提供一种存储器系统，包括：存储器芯片以及存储器phy；

3、所述存储器phy内设置有第一zq校准电路，所述存储器芯片内设置有第二zq校准电路；

4、所述存储器芯片外设置有片外电阻与所述第二zq校准电路电连接，所述存储器芯片还包括片上终端电阻；

5、所述存储器芯片用于在接收到第一校准命令后启动所述第二zq校准电路，所述第二zq校准电路基于所述片外电阻的阻值在所述片上终端电阻上映射目标阻值以进行校准；

6、所述存储器phy用于在接收到第二校准命令后启动所述第一zq校准电路，所述第一zq校准电路用于从所述片上终端电阻获取所述目标阻值，并在所述存储器phy内映射所述目标阻值以进行校准。

7、根据本发明提供的一种存储器系统，所述第二zq校准电路用于获取所述片外电阻的分压以获取所述片外电阻的阻值，并基于所述片外电阻的阻值调整所述片上终端电阻的阻值，以使得所述片上终端电阻的阻值与所述片外电阻的阻值相同。

8、根据本发明提供的一种存储器系统，所述第一zq校准电路用于基于所述目标阻值，调整所述存储器phy的内部电阻网络的阻值为所述目标阻值以进行校准。

9、根据本发明提供的一种存储器系统，所述目标阻值为所述片外电阻的阻值，或者，所述目标阻值为所述片外电阻的阻值的比例值。

10、本发明还提供一种存储器phy的校准方法，包括：

11、在存储器phy接收到第二校准命令后启动所述存储器phy内的第一zq校准电路；

12、通过所述第一zq校准电路从存储器芯片内的片上终端电阻获取目标阻值；

13、通过所述第一zq校准电路在所述存储器phy内映射所述目标阻值以进行校准。

14、本发明还提供一种存储器芯片的校准方法，包括：

15、在存储器芯片接收到第一校准命令后启动所述存储器芯片内的第二zq校准电路；

16、通过所述第二zq校准电路获取所述存储器芯片外的片外电阻的阻值；

17、通过所述第二zq校准电路基于所述片外电阻的阻值得到目标阻值；

18、通过所述第二zq校准电路在所述存储器芯片内的片上终端电阻上映射所述目标阻值以进行校准。

19、本发明还提供一种存储器phy，采用如上述的存储器phy的校准方法进行zq校准。

20、本发明还提供一种存储器芯片，采用如上述的存储器芯片的校准方法进行zq校准。

21、本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述存储器phy的校准方法，或者，所述处理器执行所述程序时实现如上述任一种所述存储器芯片的校准方法。

22、本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述存储器phy的校准方法，或者，该计算机程序被处理器执行时实现如上述任一种所述存储器芯片的校准方法。

23、本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述存储器phy的校准方法，或者，所述计算机程序被处理器执行时实现如上述任一种所述存储器芯片的校准方法。

24、本发明提供的存储器系统及存储器phy的校准方法，通过利用存储芯片内设置的片上终端电阻，存储器phy在接收到第二校准命令后启动第一zq校准电路，第一zq校准电路从片上终端电阻获取目标阻值，并在存储器phy内映射目标阻值来进行存储器phy校准，可以节省存储器phy校准时所需的片外电阻，可以节省出引脚，降低了大规模量产时的封装成本，并提高了芯片的面积利用率。

技术特征：

1.一种存储器系统，其特征在于，包括：存储器芯片以及存储器phy；

2.根据权利要求1所述的存储器系统，其特征在于，所述第二zq校准电路用于获取所述片外电阻的分压以获取所述片外电阻的阻值，并基于所述片外电阻的阻值调整所述片上终端电阻的阻值，以使得所述片上终端电阻的阻值与所述片外电阻的阻值相同。

3.根据权利要求1所述的存储器系统，其特征在于，所述第一zq校准电路用于基于所述目标阻值，调整所述存储器phy的内部电阻网络的阻值为所述目标阻值以进行校准。

4.根据权利要求1所述的存储器系统，其特征在于，所述目标阻值为所述片外电阻的阻值，或者，所述目标阻值为所述片外电阻的阻值的比例值。

5.一种基于如权利要求1-4中任一项所述存储器系统的存储器phy的校准方法，其特征在于，包括：

6.一种基于如权利要求1-4中任一项所述存储器系统的存储器芯片的校准方法，其特征在于，包括：

7.一种存储器phy，其特征在于，采用如权利要求5所述的存储器phy的校准方法进行zq校准。

8.一种存储器芯片，其特征在于，采用如权利要求6所述的存储器芯片的校准方法进行zq校准。

9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求5所述的存储器phy的校准方法，或者，所述处理器执行所述程序时实现如权利要求6所述的存储器芯片的校准方法。

10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求5所述的存储器phy的校准方法，或者，所述计算机程序被处理器执行时实现如权利要求6所述的存储器芯片的校准方法。

技术总结本发明提供一种存储器系统及存储器PHY的校准方法，属于存储器技术领域，本发明的存储器系统，通过利用存储芯片内设置的片上终端电阻，存储器PHY在接收到第二校准命令后启动第一ZQ校准电路，第一ZQ校准电路从片上终端电阻获取目标阻值，并在存储器PHY内映射目标阻值来进行存储器PHY校准，可以节省存储器PHY校准时所需的片外电阻，可以节省出引脚，降低了大规模量产时的封装成本，并提高了芯片的面积利用率。技术研发人员：苏鹏洲,王晓阳受保护的技术使用者：上海奎芯集成电路设计有限公司技术研发日：技术公布日：2024/5/6