一种可实现存内计算功能的忆阻突触单元结构的制作方法

本发明涉及微电子集成电路，特别涉及一种可实现存内计算功能的忆阻突触单元结构。

背景技术：

1、随着科技高速发展，人们对现代计算机的运算需求不断增长。传统计算机受冯·诺依曼架构约束，存储和计算分离，二者通过总线连接，数据在反复搬运过程中产生大量功耗，即使在存储器与计算单元各自已达到较高性能的条件下，系统依旧无法突破“功耗墙”的限制，难以在越来越复杂的应用场景下高效完成计算任务。为打破架构约束，实现新型高性能计算，存算一体架构被提出并引起了广泛的研究，即数据在存储单元上直接进行计算，避免数据传输过程中造成的能量损耗。

2、然而基于传统cmos器件搭建的类脑架构需要考虑复杂的电路设计与物理约束，难以完全发挥存算一体架构的优势和潜力。因此，神经形态计算需要新型存储器件的支撑，它们在结构机理和材料工艺方面要与传统cmos有本质的区别，支持低功耗和区域高能效的信息处理机制。

3、忆阻器就是一种符合上述需求的新型器件，该类器件的工作机理与电阻类似，所占单位面积比传统存储单元小得多，可以在有限的面积内进行低成本的高密度集成。与静态电阻不同的是，忆阻器件具有独特的导电机制，在电信号的刺激下电阻可以动态地发生改变，并且这种变化在外加激励撤去后依然存在，具有非易失性。

4、因此忆阻器件不仅可以同时支持存储和计算操作，还可以通过改变电阻状态实现对多阶数据的有效存储，利用忆阻器的特殊阻变物理机制去近似生物突触行为和神经动力学，可以使基于忆阻存算阵列的神经形态硬件具备更好的仿生特性，并可以拟合生物神经系统的学习规则，有通过stdp机制实现权值在线更新的潜力。此外，这类突触阵列可以与多种不同形式的神经元电路兼容，既可以支持传统的机器学习算法，也可以支持新型脉冲神经网络，在系统级设计中展现出更好的扩展性和重构性。

技术实现思路

1、本发明的目的在于提供一种可实现存内计算功能的忆阻突触单元结构，该结构能够实现输入与权值的存内乘法计算功能，能够有效增加电路中存储与计算单元的集成密度。

2、为解决上述技术问题，本发明提供了一种可实现存内计算功能的忆阻突触单元结构，包括：n个2t2r结构、两条位线bl、两条字线wl和n条源线sl；

3、其中所述2t2r结构由上下两个对称的1t1r结构构成，每个1t1r结构包括一个忆阻cas器件与一个mos器件；其中忆阻cas器件的阳极与mos器件的漏极相连，忆阻cas器件的阴极与位线bl相连，mos器件的源端与源线sl相连，mos器件的栅端与字线wl相连；

4、通过对忆阻突触单元结构施加电压激励，实现对神经网络权值的烧录、存储与计算功能；

5、通过对字线wl、位线bl和源线sl的控制，可对忆阻突触单元结构内任一忆阻cas器件进行set或reset操作。

6、优选的，所述忆阻cas器件采用由活性金属电极-固体电解质-惰性金属电极构成三明治结构的cbram器件，可在电压激励下实现不同的阻值状态，并在电压撤去后保持之前的状态；其中活性金属电极为阳极，惰性金属电极为阴极。

7、优选的，所述忆阻cas器件采用通态与断态的两种阻值状态，且单个所述忆阻cas器件的阻值状态与1bit权值相对应。

8、优选的，在所述固体电解质和所述惰性金属电极之间还包括设置的阻挡层，该阻挡层经热处理后会部分转化成电解质层，与所述固体电解质共同构成双层电解质，共同参与导电细丝的生成与断裂。

9、优选的，所述位线bl包括位线blu和位线bld，分别为上下两个1t1r结构的输入引脚；所述字线wl包括字线wlu和字线wld，分别为上下两个1t1r结构的开关引脚，所述源线sl为上下两个1t1r结构共用的输出引脚。

10、优选的，所述忆阻突触单元结构对神经网络权值的存储功能，可将量化后的权值数据通过施加电压激励烧录到忆阻突触单元结构内；对神经网络权值的计算功能，可在逻辑1/0的输入电压激励下实现并行乘法计算功能，并将输出数据由源线sl上的模拟电流表征。

11、优选的，单个所述2t2r结构一共能够存储三种权值信息即+1、-1和0；分别对应于上半部分的1t1r结构导通、下半部分的1t1r结构导通和2t2r结构全部关断。

12、优选的，当对存储有权值信息的2t2r结构输入电压激励时，则在源线sl上输出对应的电流信息；

13、其中，若当前2t2r结构存储权值信息为0，此时在位线bl上输入逻辑1或逻辑0，则无法在源线sl上输出电流值；

14、若当前2t2r结构存储权值信息为+1，此时在位线bl上输入逻辑0，则无法在源线sl上输出电流值；而输入逻辑1，则会在源线sl上输出一个自左向右的正向电流，其大小称为单位电流值；

15、若当前2t2r结构存储权值信息为-1，此时在位线bl输入逻辑0，则无法在源线sl上输出电流值；而输入逻辑1，则会在源线sl上输出一个自右向左的正向电流，其大小称为单位电流值。

16、优选的，所述忆阻突触单元结构由基于铜互连工艺的忆阻cas器件和基于180nm工艺的mos器件构成。

17、本发明与现有技术相比，具有如下有益效果：

18、本发明基于铜互连工艺的忆阻cas器件与mos器件，设计了一种具有存内计算功能的忆阻突触单元，通过两条wl线、两条bl线和n条sl线可实现对单元内任一忆阻cas器件进行擦除与编程，同时对其他忆阻cas器件不造成干扰。所设计忆阻突触单元通过对忆阻突触单元施加激励电压实现对神经网络权值的烧录，可以对量化后的神经网络权值进行存储与并行乘法计算，具有可集成度高，计算速度快，计算功耗小等优势，该结构能够有效提高存储密度、降低系统传输功耗，可通过扩展集成的方式实现神经网络中高速，高能效比的并行乘法计算。

技术特征：

1.一种可实现存内计算功能的忆阻突触单元结构，其特征在于，包括：n个2t2r结构、两条位线bl、两条字线wl和n条源线sl；

2.如权利要求1所述的一种可实现存内计算功能的忆阻突触单元结构，其特征在于，所述忆阻cas器件采用通态与断态的两种阻值状态，且单个所述忆阻cas器件的阻值状态与1bit权值相对应。

3.如权利要求1所述的一种可实现存内计算功能的忆阻突触单元结构，其特征在于，在所述固体电解质和所述惰性金属电极之间还包括设置的阻挡层，该阻挡层经热处理后会部分转化成电解质层，与所述固体电解质共同构成双层电解质，共同参与导电细丝的生成与断裂。

4.如权利要求1所述的一种可实现存内计算功能的忆阻突触单元结构，其特征在于，所述位线bl包括位线blu和位线bld，分别为上下两个1t1r结构的输入引脚；所述字线wl包括字线wlu和字线wld，分别为上下两个1t1r结构的开关引脚，所述源线sl为上下两个1t1r结构共用的输出引脚。

5.如权利要求1所述的一种可实现存内计算功能的忆阻突触单元结构，其特征在于，所述忆阻突触单元结构对神经网络权值的存储功能，可将量化后的权值数据通过施加电压激励烧录到忆阻突触单元结构内；对神经网络权值的计算功能，可在逻辑1/0的输入电压激励下实现并行乘法计算功能，并将输出数据由源线sl上的模拟电流表征。

6.如权利要求5所述的一种可实现存内计算功能的忆阻突触单元结构，其特征在于，单个所述2t2r结构一共能够存储三种权值信息即+1、-1和0；分别对应于上半部分的1t1r结构导通、下半部分的1t1r结构导通和2t2r结构全部关断。

7.如权利要求6所述的一种可实现存内计算功能的忆阻突触单元结构，其特征在于，当对存储有权值信息的2t2r结构输入电压激励时，则在源线sl上输出对应的电流信息；

8.如权利要求1~7任一项所述的一种可实现存内计算功能的忆阻突触单元结构，其特征在于，所述忆阻突触单元结构由基于铜互连工艺的忆阻cas器件和基于180nm工艺的mos器件构成。

技术总结本发明涉及微电子集成电路技术领域，特别涉及一种可实现存内计算功能的忆阻突触单元结构。包括：n个2T2R结构、两条位线BL、两条字线WL和n条源线SL；其中所述2T2R结构由上下两个对称的1T1R结构组成，每个1T1R结构包括一个忆阻CAS器件与一个MOS器件；其中忆阻CAS器件的阳极与MOS器件的漏极相连，忆阻CAS器件的阴极与位线BL相连，MOS器件的源端与源线SL相连，MOS器件的栅端与字线WL相连；通过对忆阻突触单元结构施加电压激励，实现对神经网络权值的烧录、存储与计算功能。该结构能够有效提高存储密度、降低系统传输功耗，可通过扩展集成的方式实现神经网络中高速，高能效比的并行乘法计算。技术研发人员：滕浩然,刘国柱,魏敬和,许文欣,隋志远,赵伟,魏轶聃,章震,徐俊杰,尤兴宇受保护的技术使用者：中国电子科技集团公司第五十八研究所技术研发日：技术公布日：2024/6/2